JPS5827330A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPS5827330A
JPS5827330A JP56125199A JP12519981A JPS5827330A JP S5827330 A JPS5827330 A JP S5827330A JP 56125199 A JP56125199 A JP 56125199A JP 12519981 A JP12519981 A JP 12519981A JP S5827330 A JPS5827330 A JP S5827330A
Authority
JP
Japan
Prior art keywords
circuit device
bonding
integrated circuit
pellet
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56125199A
Other languages
English (en)
Inventor
Kanji Otsuka
寛治 大塚
Tamotsu Usami
保 宇佐美
Michiaki Furukawa
古川　道明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56125199A priority Critical patent/JPS5827330A/ja
Publication of JPS5827330A publication Critical patent/JPS5827330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路装置およびその製造方法（関す
る。
従来、半導体集積回路装置（以下、ＩＣと言う）の封止
用のパッケージとしては、そのＩＣの用途に応じて様々
なものが使用されている。その中で。
長寿命、高信頼性な要求されるＩＣＥ用いられるパッケ
ージの１つに、パッケージのセラミック基板とセライッ
クキャップとを接着する封止材料として低融点ガラスを
用いたいわゆるガラス封止盤パッケージがある。
ところが、この封止用低融点ガラスの融点が約４５０Ｃ
と高温であるため、耐熱性の高いパッケージな用いる必
要があり、また、高融点の金−シリコン共晶をダイボン
ディングのンルダとして用いる必要があり、パッケージ
のコストが高価なものとなってしまうという問題がある
。
本発明の目的は、このような問題点に鑑み、製造コスト
が安価で、しかも信頼性の高い半導体集積回路装置およ
びその製造方法を提供することにある。
この目的な達成するため１本発明は、ボンディングワイ
ヤの表面およびポンディングパッドの露出面なアルマイ
ト処理して保護膜を形成し、また封止用キャップをエポ
キシ樹脂のような有機材料でセライック基板に封止する
ものである。
以下、本発明を図面に示す実施例にしたがって詳＠に説
明する。
第１図は本発明ｌこよる半導体集積回路装置の概略を示
す断面図であり、第２図はそのワイヤボンディング部の
拡大図である。
本実施例において、アルずす（ｋｌＪｔ　Ｏｓ　）の焼
結体よりなるセラばツク基板ｌの上には、複数の半導体
ペレット取付用のペレット取付電極層２および電気信号
をペレット外部に取出すだめの電極層３が蒸着アルばニ
ウム層として設けら八でいる。
ペレット取付電極層２の上には半導体ペレット４がたと
えばアルミニウムーシリコン共晶５により取り付けら【
ている。そしてこの半導体ペレット４上のポンディング
パッド７と電極層３とは、アルミニウムからなるボンデ
ィングワイヤ６により、互いに電気的に接続さｔている
。ポンディングパッド７は半導体ペレット４上に形成し
たアルばニウム層より成る。このポンディングパッド７
の上には１．ワイヤボンディング用のスルーホールな開
窓したリン・シリフート・ガラス膜等のベレット保護膜
８が形成されている。
前記ボンディングワイヤ６０表面、ポンディングパッド
７の露出面、電極層２，３の表面には七ｎぞｎアルマイ
ト処ＩＮＫよるアルマイト層６１゜７１．２１．３１が
形成さｔでいる。
一方、前記電極層３はセラミック基板ｌの中を通る配置
１９により外部端子接続用のリード（またはピン）ｌＯ
［接続されている。
また、半導体ペレットをセラミックパッケージに気密封
止するためのアルミナＣＡ＆ｄｓ）焼結体よりなる封止
用キャップ１１をたとえばエポキシ樹脂のような１５０
ｔ：’〜２００Ｃという低融点の有機封止材料１２によ
りセラミック基板ｌ上に接着封止している。
次に１本実施例の製造方法について説明する。
まず、セラミック基板ｌの上にアルミニウムからなるペ
レット取付電極層２および電極層３７に真空蒸着法で形
成する。次いで、ペレット取付電極層２の上に半導体ペ
レット４をアルミニウムーシリコン共晶５により取り付
ける。そして、半導体ペレット４上のポンディングパッ
ド７と電極層３のボンディング面とに、アルミニウムの
ボンディングワイヤ６を超音波ボンディングによりボン
ディングする。この場合、ボンディングワイヤ６の材質
はポンディングパッド７の材質と同じもの、たとえば１
％Ｓｉ入りＡ１とするのが好ましく、そ：ｎＫより、両
者に材質差のある場合に材質間のイオン化傾向の差に起
因して生じる局所電池効果を排除し、均一な膜厚のアル
マイト層の形成を可能圧する。この状態、すなわちアル
マイト処理前の状態を第３図に示す。
その後、ワイヤポンディングの終了したボンディングワ
イヤ６０表面とポンプイングツくラド７の露出面とにア
ルマイト層な形成する。
まス、ボンディングワイヤ６の表面およびポンディング
パッド７の露出面等に自然に形成されたアルマイト層な
、たとえばシ２つ酸液中への浸漬により予め除去する。
この結果、その後のアルマイト処理時には二”緻密なア
ルマイト層形成が可能となり、膜厚も安定する。
次いで、ボンデ（ングワイヤ６の表面およびポンディン
グパッド７の露出面等に対してアルマイト処理を施こす
が、その際にＩＣの全リード１０を相互に短絡させた状
ＩＩ（図示せず）でアルマイト処理を行う。これは、各
リード１０間にベレット内部の各半導体領域への接続の
具合によって生じる電位ｔＶｃ起因する局所電池効果に
よってアルマイト層が不均一くなることを防止でき、良
質な膜を形成できるからである。
このように、全リードを短絡した状態でＨ，ＳＱ。
水溶液またはＨＮＱ、水溶液等に浸漬することＫより、
ボンディングワイヤ６０表面およびアルミ電極層電也層
７の露出面にはそｎぞｎアルマイト層６１．７１が均一
な膜厚で良質に連続して一体に形成される。また、電極
層２，３の露出面にも同様にアルマイト層２１．３１が
それぞれ形成される。このアルマイト層６１，７１，２
１．３１によってアルずニウム領域の腐食を防止でき、
ＩＣの耐湿性な大きく向上できる。なお、アルマイト処
理はたとえば１ｚｏＵｓ２気圧の水蒸気中に１０分間置
くこと等によって形成してもよい。
その後、封止な行うため、封止用セラミツクキヤング１
ｌｔ−エポキシ樹脂等の１５０Ｃ〜２００Ｃという低融
点の有機封止材料１２によりセライック基板ｌ上に接着
封止して第１図の如きＩＣを完成する。
本発明によれば、キャップ封止材料を上記したようにエ
ポキシ樹脂等の低融点の有機封止材料としたことによっ
て、封止時の児熱温度をたとえば１５０Ｃ〜２００Ｃ程
度に抑えることがｔぎる。
このため、パッケージとして高耐熱性を有する高価なセ
ラばツクを用いることが必要でなくなる。
またセライック基板１への半導体ベレット４の取付けの
ために、金−シリコン共晶より安価な銀入りエポキシ系
の有機接合材や半田接合材又はアルばニウム−シリコン
共晶などを使用でき、かつリードｌＯの表面も高価な金
めつきは必要なく、半田めっきで十分となる。このよう
に、不発ＦｊＦＪＫよればパッケージのコストヲ大幅に
低減できる。
また、低融点ガラスを用いるより、セライック基板ｌと
封止用セラミックキャッグの接着性を強固にでき、封止
の気密性も低融点ガラスを用いた場合とほぼ同等に保て
る。
また、パッケージ内のボンディングワイヤの表面や、ポ
ンディングパッドの露出直にアルマイト処理によって腐
食防止の保護膜としてアルマイト層を形成しているので
、万一、気密封止されたパッケージ内に封止部分すなわ
ちエポキシ系の有機接合材料部を通って外部からの水分
が侵入するようなことがあっても、アルミニウム領域が
腐食することはない。このように二重の腐食防止策を施
しているので、ＩＣの耐湿性な大きく向上できる。
さらに、ベレット取付電極層２や電極層３０間のもれ電
流の増大による不良や短絡不良な完全に防止できる。ベ
レット取付電極層２や電極層３を形成するために蒸着し
たアルばニウムが、セラばツク基４［１の孔にエツチン
グ後も残存していたとしても、こｎらは絶縁性のアルマ
イト（Ａ　ｌｘ　Ｏｓ　）となってしまう。また、ベレ
ット取付電極層２や電極層３の表面もアルマイト化され
るので、上記した不良は完全に防止できる。
なお、ボンディングワイヤ等をアルマイト処理すること
九代えて、クロム酸水溶液中へ浸漬することによって、
クロメート処理な施こして、主としてＣｒＱ３からなる
酸化クロム被膜を保護膜として形成し℃もよい。
また、封止用キャップをセラミックの代りに何らかの熱
硬化性樹脂で形成してもよい。
さらに−ＡＪｔＯｓの基板上に予めフリットガラスを形
成したパッケージ構造にしてもよい。この場合、アルマ
イト処理を行う際に、酸化雰囲気中の水蒸気によってフ
リットガラスが溶出しないように処理条件を制＊−ｒる
必要がある。
以上説明したように、本発明によれば、封止材料をより
低融点の有機材料にすることにより低コスト化を図れる
。さらにキャップの接着性が強固にでき、またパッケー
ジ内部のアルズニウム露出面に保護膜を形成するこによ
り耐湿性を向上させ、高信頼性を得ることができる。
【図面の簡単な説明】
第１図は本発明による半導体集積回路装置の概略断面図
、第２図はその拡大部分断面図、＃Ｉ３図はアルマイト
処理前の状態な示す拡大部分断面図である。 ｌ・・・セラミック基板、２・・・ペレット取付電極層
。 ３・・・電極層、４・・・半導体ベレット、６・・・ボ
ンディングワイヤ、７・・・ポンディングパッド、１０
・・・リード、ｉｉ・・・封止用キャップ、１２・・・
有機封止材料、２１．３１，６１．７１・・・アルマイ
ト層（保護膜）。 第　　２　　図

Claims (1)

  1. 【特許請求の範囲】 １、基板上に半導体ペレットを取り付け、該半導体ベレ
    ットリボンディングパッドと外部リードとをアルミニウ
    ムからなるボンディングワイヤで電気的に接続した半導
    体集積回路装置において、前記ワイヤの表面および前記
    ポンディングパッドの露出ｔ［Ｋ保護膜な有し、封止用
    のキャップを前記基板に封止するための封止材料が有機
    材料であることな特徴とする半導体集積回路装置。 ２、保護膜がアルマイト層またはクロメート層からなる
    ことを特徴とする特許請求の範囲第１項記載の半導体集
    積回路装置。 ３、有機材料がエポキシ樹脂からなることを特徴とする
    特許請求の範囲第１項または第２項記載の半導体集積回
    路装置。 ４、基板上に半導体ペレットを取り付け、骸半導体ベレ
    ットのポンディングパッドと外部リードとをアルミニウ
    ムからなるボンディングワイヤで電気的に接続する半導
    体集積回路装置の製造方法において、前記ワイヤの表面
    および前記ポンディングパッドの露出面に保饅Ｍを形成
    した後、封止用のキャップな低融点の有機材料で基板に
    封止することな特徴とする半導体集積回路装置の製造方
    法。 ５、保護膜をアルマイト処理またはクロメート処理によ
    り形成することを特徴とする特許請求の範囲第１項記載
    の半導体集積回路装置の製造方法。 ６、有機材料がエポキシ樹脂からなるととｔ−特徴とす
    る特許請求の範囲第４項または第５項記載の半導体集積
    回路装置の製造方法。
JP56125199A 1981-08-12 1981-08-12 半導体集積回路装置およびその製造方法 Pending JPS5827330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56125199A JPS5827330A (ja) 1981-08-12 1981-08-12 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56125199A JPS5827330A (ja) 1981-08-12 1981-08-12 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS5827330A true JPS5827330A (ja) 1983-02-18

Family

ID=14904357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56125199A Pending JPS5827330A (ja) 1981-08-12 1981-08-12 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5827330A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581263U (ja) * 1992-04-14 1993-11-05 富士電子工業株式会社 底付筒状ワークの内面焼入装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581263U (ja) * 1992-04-14 1993-11-05 富士電子工業株式会社 底付筒状ワークの内面焼入装置

Similar Documents

Publication Publication Date Title
US3729820A (en) Method for manufacturing a package of a semiconductor element
KR0154111B1 (ko) 알루미늄 합금 반도체 패키지
US5013871A (en) Kit for the assembly of a metal electronic package
JPH06342853A (ja) 半導体素子用パッケージ
JPS5827330A (ja) 半導体集積回路装置およびその製造方法
JP2002208650A (ja) 電子素子収容装置
JP2668995B2 (ja) 半導体装置
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JPH0567069B2 (ja)
JP2750248B2 (ja) 半導体素子収納用パッケージ
JPS635238Y2 (ja)
JPS59111350A (ja) 半導体装置
JP2577088Y2 (ja) 半導体素子収納用パッケージ
JPH07135203A (ja) 半導体装置
JPS61241949A (ja) 半導体装置
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JPS5851424B2 (ja) 半導体装置
JPS6129139A (ja) 半導体装置
JP3051225B2 (ja) 集積回路用パッケージ
JP2685945B2 (ja) 半導体装置の製造方法
JPS60165742A (ja) 半導体装置
JPS634350B2 (ja)
JPH03154344A (ja) 樹脂封止型半導体素子
JPS6112700Y2 (ja)