JPS5825258A - 相補形mos集積回路 - Google Patents
相補形mos集積回路Info
- Publication number
- JPS5825258A JPS5825258A JP56124903A JP12490381A JPS5825258A JP S5825258 A JPS5825258 A JP S5825258A JP 56124903 A JP56124903 A JP 56124903A JP 12490381 A JP12490381 A JP 12490381A JP S5825258 A JPS5825258 A JP S5825258A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layers
- channel
- wiring
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000002356 single layer Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000012421 spiking Methods 0.000 abstract 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
こO発IpI紘多層金属配−を有する黴a化榔造の相補
%MOIJl積1111KIIするものである。
%MOIJl積1111KIIするものである。
従来、相補$MO畠集積I回路紘デチャネルOMol)
ランジスタとNチャネル0M0ITh?)’ジスタを同
一基板上に形成し、こOPチャネルおよびNチャネルの
M08トランジスタを相互Km絖するため、ソース・ド
レインの拡散領域に穴を明け、ムtなど0EIII金属
を使用し、[II配−金属と拡散領域と管接続するもの
である〇一方、近年集積回jIKおける微細化技術が進
歩すると共に縦方向の構造tIllIl化する必要が出
てきた。飼えば難チャネルのM08トランジスタのソー
ス・ドレインの接合深さ紘α3μm1!!度の浅い接合
が必要とされ、これ#i砥素のイオン注入ofBL術に
よって実現する仁とができる◇しかし、このような浅い
接合にムLなどの金属t−接触させ熱処理を行なうと、
aとシリプンが反応し、ムLがこの接合管突き抜は基板
に這するスバイタ現象が発生し、特性を劣化させる。こ
れを避けるため、NチャネルのシングルチャネルMog
ICなどKkv%てれこの接触sK穴@妙後リンなどO
拡散定数の大きい不純物を拡散さそ、接触部のみ深い接
合部とし、スパイクの問題を避妙ている。
ランジスタとNチャネル0M0ITh?)’ジスタを同
一基板上に形成し、こOPチャネルおよびNチャネルの
M08トランジスタを相互Km絖するため、ソース・ド
レインの拡散領域に穴を明け、ムtなど0EIII金属
を使用し、[II配−金属と拡散領域と管接続するもの
である〇一方、近年集積回jIKおける微細化技術が進
歩すると共に縦方向の構造tIllIl化する必要が出
てきた。飼えば難チャネルのM08トランジスタのソー
ス・ドレインの接合深さ紘α3μm1!!度の浅い接合
が必要とされ、これ#i砥素のイオン注入ofBL術に
よって実現する仁とができる◇しかし、このような浅い
接合にムLなどの金属t−接触させ熱処理を行なうと、
aとシリプンが反応し、ムLがこの接合管突き抜は基板
に這するスバイタ現象が発生し、特性を劣化させる。こ
れを避けるため、NチャネルのシングルチャネルMog
ICなどKkv%てれこの接触sK穴@妙後リンなどO
拡散定数の大きい不純物を拡散さそ、接触部のみ深い接
合部とし、スパイクの問題を避妙ている。
しかしながら、従来aSS形MOIJIIII11閏路
でUPチャネルとNチャネル線ソース・ドレイン不純物
のタイプが異なるため、ζ0*触部に穴明したのち、同
時に深い拡散を行なうことができな−ため、Pチャネル
とNチャネルを数置に行なわなければならない0このた
め、特別のマスクと7オトリソグラフイの追加が必要と
なるなどO欠点があった。
でUPチャネルとNチャネル線ソース・ドレイン不純物
のタイプが異なるため、ζ0*触部に穴明したのち、同
時に深い拡散を行なうことができな−ため、Pチャネル
とNチャネルを数置に行なわなければならない0このた
め、特別のマスクと7オトリソグラフイの追加が必要と
なるなどO欠点があった。
したがって、この発明の目的はマスク0枚数を増大させ
ることなく、一方の拡散領域と金属am舎liOみ拡散
接合深さを大匙(とることができるようにし、配線金属
01&板へのスパイクを防止することができる相補9M
O8集積guiを提供する。
ることなく、一方の拡散領域と金属am舎liOみ拡散
接合深さを大匙(とることができるようにし、配線金属
01&板へのスパイクを防止することができる相補9M
O8集積guiを提供する。
ものである。
このような目的を連成するため、この発明はNチャネル
Mo1t、 )ランジスタOソース・ドレインなどの
1+拡散領域と配線金属の接合を$110配艙層金属で
行ない、pチャネルM08トランジスタのソース・ドレ
インなどのν・+拡散領域と配線金属の接合を第2の配
線層で行なう%Oであ夕、以下実施ガを用いて詳細に説
明する0 図はこの発明に係る相補形MOB集積回路の一実施f1
1を示す断面図である。同図において、(1)は例えば
P形のシリコン単結晶の1&板、(7)紘例えばPチャ
ネルMo1g )ランジスタの基板を構成する通常1ウ
エルと称する態形の拡散領域、(3JFiNチャネルM
OB)ツンジスタのソースとドレイ/を構成する鳳+拡
散領域、(4)はPチャネルMO1l )ランジスタ
のソースとドレイ/を構成するp十拡散領域、(5)は
上部配線層と下部トランジスタtJ8級するシリコン酸
化膜などの絶縁膜、儂)はポリシリコンで形成したMo
1l )ランジスタのゲート、(イ)は通常の7オ)9
ソグラフイによって蒸着したAj fiたaAtgiな
どの第101!III層金属、(8)は例えばシリコン
窒化層など0絶綴層、0紘通常の7オトリノグラフイに
よって蒸着し九ムt−またはムt811にどの第20配
一層金属である。
Mo1t、 )ランジスタOソース・ドレインなどの
1+拡散領域と配線金属の接合を$110配艙層金属で
行ない、pチャネルM08トランジスタのソース・ドレ
インなどのν・+拡散領域と配線金属の接合を第2の配
線層で行なう%Oであ夕、以下実施ガを用いて詳細に説
明する0 図はこの発明に係る相補形MOB集積回路の一実施f1
1を示す断面図である。同図において、(1)は例えば
P形のシリコン単結晶の1&板、(7)紘例えばPチャ
ネルMo1g )ランジスタの基板を構成する通常1ウ
エルと称する態形の拡散領域、(3JFiNチャネルM
OB)ツンジスタのソースとドレイ/を構成する鳳+拡
散領域、(4)はPチャネルMO1l )ランジスタ
のソースとドレイ/を構成するp十拡散領域、(5)は
上部配線層と下部トランジスタtJ8級するシリコン酸
化膜などの絶縁膜、儂)はポリシリコンで形成したMo
1l )ランジスタのゲート、(イ)は通常の7オ)9
ソグラフイによって蒸着したAj fiたaAtgiな
どの第101!III層金属、(8)は例えばシリコン
窒化層など0絶綴層、0紘通常の7オトリノグラフイに
よって蒸着し九ムt−またはムt811にどの第20配
一層金属である。
次に、上記構成による相補形MOil集積回路の製造方
法について説明する。
法について説明する。
まず、P形のシリコン単結晶の1IIs板(υ中にPチ
ャネルMol )ランジスタおよびNチャネルMOBト
ランジスタ管形成する。次に、NチャネルMOIトツン
ジスタのソース・ドレインおよびそ0*0浅い鳳+拡散
領域C)に通常07オトリソダ2フイとエツチングによ
って穴t−明ける。そして、この穴からイオノ注入法に
よ391えばリンを5XIOII/am ”注入し、レ
ジストを除去した後、xooo’cで30分熱処理を行
なう0この結果、餉記鳳+拡散領域(3)K拡約xpm
ON4所的に深−接合が得られる。この値は配線金属の
基板(1)へのスパイクに対して十分な深さである。次
に、ムttたはU81などの第10配一層金属ff)を
蒸着し、通常07オトtノグラフイを行なう0そして、
プラズマCVD法によタシリコン窒化IN儂)を積層す
る0次に、第10配一層金属(イ)と第zの配線層金属
(至)とt接続するためのスルーホールを7オトリノ!
ラフイで穴あけすると共KPチャネルMO畠 トランジ
スタのソース・ドレインおよびその他OJF◆拡散領域
に穴あけする0そして、jlIlの配一層金属σ)と第
20配線層金属(9)と0rRO絶縁属働會ガえtfc
Fa (D;i’ツズマエッチングを行なう0次に。
ャネルMol )ランジスタおよびNチャネルMOBト
ランジスタ管形成する。次に、NチャネルMOIトツン
ジスタのソース・ドレインおよびそ0*0浅い鳳+拡散
領域C)に通常07オトリソダ2フイとエツチングによ
って穴t−明ける。そして、この穴からイオノ注入法に
よ391えばリンを5XIOII/am ”注入し、レ
ジストを除去した後、xooo’cで30分熱処理を行
なう0この結果、餉記鳳+拡散領域(3)K拡約xpm
ON4所的に深−接合が得られる。この値は配線金属の
基板(1)へのスパイクに対して十分な深さである。次
に、ムttたはU81などの第10配一層金属ff)を
蒸着し、通常07オトtノグラフイを行なう0そして、
プラズマCVD法によタシリコン窒化IN儂)を積層す
る0次に、第10配一層金属(イ)と第zの配線層金属
(至)とt接続するためのスルーホールを7オトリノ!
ラフイで穴あけすると共KPチャネルMO畠 トランジ
スタのソース・ドレインおよびその他OJF◆拡散領域
に穴あけする0そして、jlIlの配一層金属σ)と第
20配線層金属(9)と0rRO絶縁属働會ガえtfc
Fa (D;i’ツズマエッチングを行なう0次に。
絶all!(5)を例えばCs F、のプラズマエツチ
ングして、PチャネルMO8トランジスタのソース・ド
レイン(4)に穴をあける。このとき、スルーホール部
の第10配線層金属q)はエツチングされることはない
。そして、第20配線層金属(旬を蒸着し、フォトリン
グラフィを行なう。
ングして、PチャネルMO8トランジスタのソース・ド
レイン(4)に穴をあける。このとき、スルーホール部
の第10配線層金属q)はエツチングされることはない
。そして、第20配線層金属(旬を蒸着し、フォトリン
グラフィを行なう。
なお、微細化CMOBプロセスにおいても一+拡散領域
は不純物としてlロンを使用するため、n十拡散領域(
通常砒素を使用する)K比べ、接合が深いと共に、配線
材料として^tを使用した場合、AAFip形不純物で
あるため、スパイクの問題は態形sm刻てはない◎しか
し、問題が生ずる場合は第20金属層l!−を蒸着する
前にさらにP形のイオン注入するなどの方法をとること
もできる。
は不純物としてlロンを使用するため、n十拡散領域(
通常砒素を使用する)K比べ、接合が深いと共に、配線
材料として^tを使用した場合、AAFip形不純物で
あるため、スパイクの問題は態形sm刻てはない◎しか
し、問題が生ずる場合は第20金属層l!−を蒸着する
前にさらにP形のイオン注入するなどの方法をとること
もできる。
以上、詳細に説明したように、ζ0発鴫にょる相補形M
o8集積回路によれば多層金属配線を有する微細構造C
MO&!IC[おいて、マスク枚数を増大させることな
く、−万の拡散領域と金属の接合部のみ拡散兼合深さを
大きくとることができ手続補正書(自発) 特許庁長官殿 ■、事件の表示 特願昭 5$6−1!!490
3号2、発明の名称 相補形MO−集積回路 3、補正をする者 代表者片山仁へ部 4、代理人 5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 明細書第6頁第1〜2行の「プラズマエツチングして」
を「プラズマエツチングを行い」と補正する。
o8集積回路によれば多層金属配線を有する微細構造C
MO&!IC[おいて、マスク枚数を増大させることな
く、−万の拡散領域と金属の接合部のみ拡散兼合深さを
大きくとることができ手続補正書(自発) 特許庁長官殿 ■、事件の表示 特願昭 5$6−1!!490
3号2、発明の名称 相補形MO−集積回路 3、補正をする者 代表者片山仁へ部 4、代理人 5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 明細書第6頁第1〜2行の「プラズマエツチングして」
を「プラズマエツチングを行い」と補正する。
以 上
Claims (1)
- p+ヤ4 k M O畠トランジスタと夏チャネルMa
il)ランジスタとを同−基較上に形成し、多層金属配
線によって相互Kml!する相@@MO1t集積回路に
おiて、NチャネルMOI )うyジスタのソース・ド
レインなどのII十拡散領域と配艙金属とO接合を第1
の配線層金属で行なi%シチャネルM08 トランジス
タのツースリドレインなどのか◆拡散領域と配−金属の
兼合とt露20配一層金属で行なうこと管轡黴とする1
1I@形MO露集II間路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56124903A JPS5825258A (ja) | 1981-08-07 | 1981-08-07 | 相補形mos集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56124903A JPS5825258A (ja) | 1981-08-07 | 1981-08-07 | 相補形mos集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5825258A true JPS5825258A (ja) | 1983-02-15 |
JPH0377667B2 JPH0377667B2 (ja) | 1991-12-11 |
Family
ID=14896955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56124903A Granted JPS5825258A (ja) | 1981-08-07 | 1981-08-07 | 相補形mos集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5825258A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182254A (ja) * | 1985-02-08 | 1986-08-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1981
- 1981-08-07 JP JP56124903A patent/JPS5825258A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182254A (ja) * | 1985-02-08 | 1986-08-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0377667B2 (ja) | 1991-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2635809B2 (ja) | 半導体装置及びその製造方法 | |
US5489545A (en) | Method of manufacturing an integrated circuit having a charge coupled device and a MOS transistor | |
JPS5825258A (ja) | 相補形mos集積回路 | |
US7138311B2 (en) | Semiconductor integrated circuit device and manufacture method therefore | |
US8044487B2 (en) | Semiconductor device and method of manufacturing the same | |
JPS62213277A (ja) | 半導体装置の製造方法 | |
JPH01155654A (ja) | 相補型集積回路 | |
JP3138263B2 (ja) | 半導体装置の製造方法 | |
JP2576128B2 (ja) | 集積回路装置 | |
JPH1041503A (ja) | Mosトランジスタおよびその製造方法 | |
JPH02290059A (ja) | 半導体集積回路装置 | |
JP2921266B2 (ja) | コンプリメンタリmos型集積回路装置 | |
RU2124252C1 (ru) | Способ изготовления кмоп ис базовых матричных кристаллов (бмк) | |
JP3918696B2 (ja) | 半導体装置の製造方法 | |
JPS63227045A (ja) | Mos型半導体装置およびその製造方法 | |
JPS58124269A (ja) | 相補型絶縁ゲート電界効果半導体装置の製造方法 | |
JPH04180238A (ja) | Dmos型半導体装置の製造方法 | |
JPS63213959A (ja) | 半導体装置の製造方法 | |
RU2029414C1 (ru) | Способ изготовления структур кмоп бис | |
JP2002246407A (ja) | 半導体装置とその製造方法 | |
JPS628553A (ja) | 半導体装置 | |
JPS6278871A (ja) | 相補型mosトランジスタの配線形成方法 | |
JPH0319709B2 (ja) | ||
JPH0917947A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH03120752A (ja) | 半導体装置及びその製造方法 |