JPS5822964A - ピ−ク値電圧検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はピーク値電圧検出回路に関し、特に不揮発性
メモリをアナログメモリとして印加電圧のレベルを記憶
保持させる回路に関するものである。

電子技術の春しい進歩や材料の開発に伴って工業計測の
分野では種々のセンサが開発され、実用化されている。

このようなセンサは、通常計測の対象となる物理量が対
応するレベルをもった電気信号に変換されてセンサ出力
として取り出され、表示手段や制御回路等の入力信号と
して与えられる。

処で、センサで検知された物理量に対応する電気信号を
各種回路の入力信号として応用する場合、波形処理等が
施こされて取り扱い易い信号形態に変換される。このよ
うな波形処理等によるセンサ検知信号を処理する過程で
しばしば信号のピーク値を検出することが必要になる。

第１図は従来から用いられているピーク値検出回路の基
本的な回路を示したもので、出力が一方の入力に帰還さ
れた演算増幅器・からなるインピーダンス変換回路［１
）の他方の入力端にダイオード（２）及びコンデンサ（
３）を接続し、ダイオード（２）の他方の端子に与えら
れた入力信号のピーク値電圧をコンデンサ（３）への充
電を利用して検出し、演算増幅器の出力から取り出すも
のである。

しかし前述の基本的な回路では、例えば次のような問題
がある。

■　ダイオード（２）の順方向電圧がホールド電圧にオ
フセットを生じる。

■　ダイオード（２）の順方向電圧分だけ不感帯が生じ
る。

■　ダイオード（２）の逆バイアス時に、ダイオード両
端の電位差によって変化するリーク電流が生じ、ホール
ドされているピーク電圧の低下が速（なる。

■　信号源インピーダンスが高い場合には、コンデンサ
への急速充電ができない。

前記のような問題を解決するために、＄２図に示すよう
に更に前段に第２のダイオード（４）を介して演算増幅
器（５）を付加し、この付加された演算増幅器（５）の
他方の端子に入力信号を与えるピーク値電圧検出回路が
実用化されている。

しかし、第２図の回路においては、ピーク値電圧のホー
ルド時間に対して、前記■のようなダイオードのリーク
電流による影響は無視することができでも、コンデンサ
の容量、インピーダンス変換回路の入力インピーダンス
によってホールド時間は決定され、数分が限度である。

一方、ホールド時間を長（するためにコンデンサの容量
を太き（することが考えられるが、逆に急速充電ができ
なくなり、入力信号として瞬時的なパルスが印加された
場合には、正確なピーク値がホールドされないという事
態が生じる。また、電源をオフした場合、ダイオードの
リーク電流が無視できなくなり、更に演算増幅器の入力
インピーダンスが変化することも考えられ、電源オン時
よりもホールドされた電圧の保持時間が短か（なるとい
う慣れがあり、充分な性能をもつ回路とはいい難かった
。

それゆえに、この発明の目的は、瞬時的なパルス状入力
信号のピーク値を正確に記憶することができ、更には電
源にオン、オフ時に拘わらず検出されたピーク値電圧を
長時間に亘って記憶することができるピーク値電圧保持
回路を提供することである。

この発明の上述の目的およびその他の目的と特徴は、図
面を参照して行なう以下の詳細な説明から一層明らかと
なろう。

この発明を要約すれば、ドレイン（又はソース）に印加
された入力信号のピーク値レベルに対応した電荷量を保
持させることができるＭＯ８構造の不揮発性メモリを、
アナログメモリとして利用し、この不揮発性メモリに供
給された入力信号を電荷量によってピーク値として書き
込み、この書き込まれた電荷量を読み出し信号の印加に
よってドレイン電流として出力させ、このドレイン電流
を適宜電圧情報に変換してピーク値電圧検出信号とする
ものである。更には不揮発性メモリをメモリアレイ構造
としてアドレス回路を設け、複数種類の入力電圧を記憶
させてアドレス回路により選択して出力させるものであ
る。

まずこの発明に用いられるＭＯ８構造の不揮発性メモリ
は、ソース・ドレイン間のチャンネル領域上にゲート電
極とは電気的に絶縁されたフローティングゲートが設け
られ、書き込みモードでは印加された書き込みのための
ドレイン電流に対応する電荷量が前記フローティングゲ
ートに蓄積されて、ＭＯＳ　）ランジスタのしきい値電
圧として記憶される。更に大きいドレイン電流に対して
は逐次フローティングゲートの蓄積電荷が更新され、一
方ドレイン電流の減少に対し°Ｃは蓄積された電荷は保
持されてトランジスタのしきい値電圧はそのままの値を
とる。次にゲート電極及びソース・ドレインに読み出し
電圧が与えられると、出力されるドレイン電流は、呆持
されているしきい値電圧に対応した電流値として出力さ
れ、書き込まれている入力信号の読み出しが行なわれる
。

尚、一旦書き込まれたトランジスタのしきい値電圧は電
源オフ時にも保持されるが、ゲート電極に充分高い消去
電圧を印加することにより、ドレインに接続された抵抗
を介してアースに放電され、消去される。即ち電気的書
き込み及び消去が可能な不揮発性メモリである。

この実施例ではＰチャンネルＭＯ５構造の不揮発性メモ
リを用いて説明する。従って書き込みは負電圧によって
実行される。

第３図（ａ）及び（ｂ）は前記不揮発性メモリの特性図
で、（ａ）の曲線Ａは書き込み電圧（Ｗ電圧）に対する
しきい値電圧Ｖ【の変化１曲線Ｂは消去電圧（Ｅ電圧）
に対するしきい値電圧Ｖｔの変化を示す。同図において
１例えば消去モードで充分絶対値の大きい負の電圧Ｅ１
が印加されると、しきい値電圧はＶｔｌとなり、即ち書
き込みのための最も低いしきい値電圧ＶｔｌとなってＭ
Ｏ８構造に保持されていた電荷は消去される。次に書き
込みモードで書き込み電圧Ｗ２が印加されるとしきい値
電圧はＶｔ２．書き込み電圧Ｗ３が印加されるとしきい
値電圧はＶｔａとなる。処で令書き込み電圧Ｗ３によっ
てしきい値電圧Ｖｔ３の状態が書き込まれた後、書き込
み電圧Ｗｘ（Ｗｚ≦Ｗ　ａ　）が印加されるとフローテ
ィングゲートの蓄積電荷に補充がないため、より低いし
きい値電圧Ｖｔ３が保持される。逆に書き込み電圧Ｗ　
ｚ　（Ｗ　ｚ　＞Ｗ　ｓ　）が印加された場合には印加
電圧に対応するＶｔＸにしきい値電圧は更新される。つ
まり書き込み電圧のピーク値のみ、それに対応したしき
い値電圧Ｖｔとして記憶保持され、ピーク値電圧検出に
適した特性をもつ第３図（ｂ）は同不揮発性メモリのゲ
ート電圧、即ち読み出し電圧に対するメモリＭＯ５Ｉ−
ランジスタのドレイン電流ＩＤの関係を示す図で、ゲー
ト電圧を一定にすると書き込まれているメモリのしきい
値電圧に対応したドレイン電流ＩＤが得うれることを示
す。

次に前記特性をもつ不揮発性メモリを用いたこの発明の
詳細な説明する。

ｇＪ４図はこの発明の一実施例を示すブロック図で、第
５図は同実施例の要部を詳細に示す電気回路図である。

理解を容易にするため１ビツト構成のメモリにピーク値
電圧が保持される回路を挙げて説明する。

実施例の回路は第４図に示すように、センサ等から出力
された入力電圧を次段のメモリ回路ｏ２）へ入力信号に
適した信号に変換するための波形整形回路ｆｉｌｌ　、
メモリ回路α２をアドレス信号により選択して入力信号
の書き込み及び書き込まれている信号の読み出しを実行
させるためのデコーダ回路αＪ、メモリ回路０２から読
み出された信号を電圧信号に変換して導出させるための
出力回路［１４１及びメモリ回路α２の動作を制御する
ための信号、電圧を与えるための制御回路によって構成
され、入力電圧のピーク値はメモリ回路α２に設けられ
た不揮発性メモリを含むηワード×１ビットで構成され
たメモリセルに保持される。

第５図を用いてより詳細に説明する。図においてピーク
値検出のための入力電圧が印加される波形整形回路０υ
は、入力電圧に対して正方向の入力信号のみ或は負方向
の入力信号のみを切換えて取り出すことができるように
構成されている。即ち、演算増幅器Ａ＋　、ダイオード
ＤＩ、Ｄ２及び抵抗Ｒ１、ｋ２、Ｒ３からなる回路にお
いて正入力信号が検出され、対称に設けられた演算増幅
器Ａ２、ダイオードＤ３、Ｄ４及び抵抗ＲＩＪ％Ｒ１２
５Ｒ３３で負入力信号が検出される。

ここで前記演算増幅器Ａ１及びＡ２は、センサ等から与
えられる入力電圧をメモリ回路に適合した信号にレベル
補正する役目を果す。即ち、前述した不揮発性メモリが
、第３図（ａ）の特性図に示すように電圧Ｖｃまでは書
き込み電圧の降下に拘わらず、しきい値電圧がほとんど
一定値Ｖｔｌを示して変化しない特性をもつ。そのため
入力電圧が０ボルトのときにメモリ回−路への書き込み
電圧が十Ｖｃ　、又は−ＶＣとなるように予め入力電圧
に＋■ｃ又は−ＶＣの加算を施こしてメモリ回路０２に
印加する必要があり、入力電圧と供に補正電圧＋Ｖｃ又
は−ＶＣが演算増幅器Ａｚ、Ａ２の各入力端に印加され
ている。

例えば入力電圧として＋■１の正入力信号が印加される
と、演算増幅器Ａｌ側の出力ＶＯＩは、入力端の抵抗Ｒ
１、Ｒ２及び帰還抵抗Ｒ３によって（Ｖｃ　Ｒ３／Ｒ２
＋Ｖ　Ｉ　Ｒ３／Ｒ１）となる。一方、演算増幅器Ａ２
の出力ｖ０２はダイオードＤ３、Ｄ４（７）　ｆニー　
メＫ　　（−Ｖｃ”３／Ｒ１２＋Ｖ１”３／Ｒｈ　）　
ヲ示Ｌ、ダイオードＤ３の順方向電圧ＶＤ３とすれば前
記出力ＶＯ２は−ＶＤ３　（−０，６Ｖ　）より負電圧
になることはない。逆に、入力電圧として−ｖ１の負入
力、信号が印加されると、演算増幅器Ａ２の出力ＶＯ２
は（−■ＣＲ１３／Ｒ，□ＶＩ　Ｒ＋３／Ｒ１１）とな
り、演算増幅器Ａ１の出力ＶＯＩはダイオードＤＩ、Ｄ
２のため−（Ｖ　ＣＲ３／Ｒ２−Ｖ　Ｉ　Ｒ３／Ｒｓ　
）となり、ダイオードＤＩの順方向電圧ＶＤ３　（＋〇
、６Ｖ　）より正電圧になることはない。

上述のように入力電圧の正、負に応じて両演算増幅器Ａ
Ｉ、Ａ２のいずれか一方から補正された信号が出力され
る。

尚、後述するメモリ回路０２）の不揮発性メモリはＰチ
ャンネルＭＯ５構造からなり負電圧によって入力信号の
書き込みが実行されるため、逆極性の演算増幅器出力は
反転する必要があり、そのために負入力信号が検出され
る演算増幅器Ａ２の後段に、演算増幅器Ａ３及び抵抗Ｒ
４、Ｒ５からなる極性反転回路が付加される。前記演算
増幅器Ａ１を介した出力と、極性反転きれた演算増幅器
Ａ２側からの出力は切換スイッチＳＷの接続をａ又はｂ
接点に切換えることによって、ａ側では正入力信号が、
ｂ側では負入力信号が検出され、いずれも負電圧が波形
整形回路ａυの出力信号として次段のメモリ回路（１２
に印加される。

メモリ回路０渇には、前述の特性を備えた不揮発性メモ
リＭ１に対して書き込み、読み出し及び消去動作を制御
するためのＭＯＳスイッチングトランジスタＴｒｉ〜Ｔ
ｒｙ及びゲート回路Ｇｌ、Ｇ２が設けられている。即ち
、不揮発性メモリＭ１のゲートは抵抗Ｒ６を介して接地
されると共に、トランジスタＴｒ］に接続されている。

このトランジスタＴｒ＋のゲートは、メモリセルの選択
信号であるデコーダ出力及び書き込み信号Ｗの反転信号
；が入力されたアントゲ−）Ｇｌの出力によって導通が
制御される。トランジスタＴｒ１の入力側には、消去電
圧Ｅが印加されたトランジスタＴｒ３及び読み出し電圧
ｋが印加されたトランジスタＴｒ４が接続されている。

前記トランジスタＴｒ３及びトランジスタＴｒ４の各ゲ
−ｔには、夫々消去信号ｅ及び読み出し信号ｒが印加さ
れて導通のタイミングが制御される。

上述のようなゲート制御回路に対して、不揮発性メモリ
Ｍ１のドレインは抵抗Ｒ７を介して接地されると共にト
ランジスタＴｒ２のソースに接続され、このトランジス
タＴｒ２のドレイン側には読み出し電圧Ｒが印加された
トランジスタＴｒｓ及び前記波形整形回路出力が印加さ
れたトランジスタＴｒａが共通に接続されている。夫々
のトランジスタＴｒｚ、Ｔｒｓ　、　Ｔｒａのゲートに
は、導通のタイミングを制御するために、トランジスタ
Ｔｒ２についてはデコーダ出力及び消去信号ｅの反転信
号ｉが入力されたアンドゲートＧ２の出力が与えられ、
トランジスタＴｒｓについては読み出し信号ｒが、トラ
ンジスタＴｒ６については書き込み信号Ｗが夫々与えら
れている。不揮発性メモリＭ１のソース側は、読み出し
信号ｒがゲートに与えられたトランジスタＴｒ７を介し
て出力検出回路Ｑ４１に接続されている。

前記回路からなるメモリ回路０渇において、アドレス回
路（図示せず）によってメモリセルが選択されると、デ
コーダ回路の出力として高レベルの信号がアンドゲート
Ｇｌ及びアンドゲートＧ２の一方の入力端子に与えられ
る。書き込み動作に先立ってまずメモリの内容が消去さ
れるが、そのためにメモリ回路の動作を制御するための
制御回路から高レベルの消去信号ｅが印加されるとトラ
ンジスタＴｒ＋及びトランジスタＴｒ３がオンし、不揮
発性メモリＭ１のゲートに消去電圧Ｅが印加される。こ
のとき不揮発性メモリＭｌのドレインは、トランジスタ
Ｔｒ２がオフの状態にあるため、アース電位となり、フ
ローティングゲートに蓄積されていた電荷は放電され、
記憶内容は消去される。

次に書き込み信号Ｗが与えられると、トランジスタＴｒ
１がオフして不揮発性メモリＭ１のゲートは接地された
抵抗Ｒ６のためにＱＶとなる。一方ドレインは、アンド
ゲートＧ２によってトランジスタＴｒ２及びトランジス
タＴｒ６が書き込み信号Ｗによってオンしているため波
形整形回路の出力が印加され、不揮発性メモＩＪＭＩに
波形整形回路出力が書き込まれる。書き込まれた内容は
消去或は更に高いレベルの信号によって更新されない限
り記憶される。

読み出し信号ｒが与えられると、トランジスタＴｒ＋　
、　Ｔｒ＋　、　Ｔｒ４．ｉ　Ｔｒｓ及びＴｒ７の夫々
がオンになり、不揮発性メモリＭ１のゲート及びドレイ
ンには読み出し電圧ｋが印加され、書き込まれている内
容が、内容に応じた電流量のドレイン電流ＩＤとして読
み出され、トランジスタＴｒ７を介して出力検出回路Ｑ
４）側に出力される。

この実施例では書き込みモードと読み出しモードが一定
周期で繰り返され、次に印加された書き込み電圧が既に
記憶されているレベルを越える場合には記憶内容が更新
され、その値がピーク値として保持される。

トランジスタＴｒｙを介して読み出された記憶内容は出
力検出回路（１４１に与えられる。この出力検出回路（
１４）　ハ演算増幅器Ａ４　、　Ａｓ　及ヒ抵抗１’Ｌ
ｓ　、　Ｒ９、ＲＩＯからなり、前段の演算増幅器Ａ４
は電流−電圧変換回路で、不揮発性メモリＭ１のドレイ
ン電流ＺＤを電圧に変換する。後段の演算増幅器Ａ５は
極性反転増幅回路で、前記不揮発性メモリＭ１の特性の
ために極性反転が施こされた入力電圧に対しては更に極
性反転を施こして、入力電圧に対応したピーク値電圧検
出信号を形成させる。

従って検出信号を両演算増幅器Ａ４．Ａ５のいずれから
導出するかを切換える接点３、ｂを備えたスイッチＳＷ
２が設けられている。このスイッチＳＷ２は前述の波形
整形回路のスイッチＳＷ、と関係して切換え動作する。

第６図は前述の回路における入力信号と出力信号及びｒ
　／　ｗ信号の関係を示す図で、正及び負の方向に変化
する入力信号に対して、スイッチＳＷ１、　ＳＷ２が３
側に接続されている場合には、正入力信号のピーク値が
検出され、ｂ側に接続されている場合は負入力信号のピ
ーク値が検出され、そのときまでのピーク値が出力検出
回路から出力される。

前記実施例は１ビツトからなるメモリ回路について説明
したが、アドレス回路を付加し、メモリアレイにしてｎ
ビット使用することにより、ｎ種類の入力電圧を記憶さ
せ得る電圧検出回路を構成することができる。

以上のように、この発明によれば、書き込み電圧としき
い値電圧がほぼ対応関係をもつ不揮発性メモリを用いる
ことにより、入力電圧のピーク値を容易を検出させるこ
とができると共に、検出した値を電源のオン・オフに拘
わらず長期間記憶させることができ、新規ｔ′ピーク値
電圧検出回路が得られ、センサ等からの出力信号の処理
回路が設計し易くなる。

【図面の簡単な説明】

第１図は従来のピーク値電圧検出回路の基本的な回路図
、第２図は従来の実用的な同回路図、第３図（ａ）、（
ｂ）はこの発明に適用する不揮発性メモリの特性図、第
４図はこの発明の概要を示すブロック図、第５図はこの
発明の一実施例を示す電気回路図、第６図は同実施例の
動作を説明するための信号波形図である。 （１１）・・・波形整形回路　　０２・・・メモリ回路
（１３１・・・デコーダ　　　　０す・・・出力検出回
路Ｍ・・・不揮発性メモリ ＴｒｌＮＴｒ７・・・スイッチングトランジスタＧｌ、
Ｇ２・・・アンドゲート　Ｗ・・・書き込み電圧Ｗ・・
・書き込み信号　　Ｋ・・・読み出し電圧１ｒ・・・読
み出し信号　　Ｅ・・・消去電圧ｅ・・・消去信号 出願人　　三洋電機株式会社

Claims (1)

1. 【特許請求の範囲】 ■　ドレイン（又はソース）に印加された入力信号のレ
   ベルに対応したしきい値電圧を記憶保持すると共に、よ
   り高いレベルの入力信号によって記憶内容が更新される
   ＭＯ８構造の不揮発性メモリを備えたメモリ回路と。 入力電圧を前記不揮発性メモリへの書き込み動作に適合
   した信号に変換する前処理回路と、メモリ回路の書き込
   み、読み出し動作信号を印加するメモリ制御回路 とを備えてなるピーク値電圧検出回路。