JPS5822899B2 - solid-state imaging device - Google Patents

solid-state imaging device

Info

Publication number
JPS5822899B2
JPS5822899B2 JP53100060A JP10006078A JPS5822899B2 JP S5822899 B2 JPS5822899 B2 JP S5822899B2 JP 53100060 A JP53100060 A JP 53100060A JP 10006078 A JP10006078 A JP 10006078A JP S5822899 B2 JPS5822899 B2 JP S5822899B2
Authority
JP
Japan
Prior art keywords
imaging device
solid
state imaging
photoelectric conversion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53100060A
Other languages
Japanese (ja)
Other versions
JPS5539404A (en
Inventor
俊久 塚田
「えい」一 丸山
徹 馬路
三郎 阿高
慶憲 今村
晃 笹野
征治 久保
紀雄 小池
脩策 長原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53100060A priority Critical patent/JPS5822899B2/en
Priority to FR7920464A priority patent/FR2433871A1/en
Priority to US06/066,230 priority patent/US4360821A/en
Priority to NLAANVRAGE7906258,A priority patent/NL180969C/en
Priority to CA000333976A priority patent/CA1134932A/en
Priority to GB7928748A priority patent/GB2029642B/en
Priority to DE19792933411 priority patent/DE2933411A1/en
Publication of JPS5539404A publication Critical patent/JPS5539404A/en
Publication of JPS5822899B2 publication Critical patent/JPS5822899B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は半導体単結晶基板上に製作した受光装置あるい
は固体撮像装置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvement of a light receiving device or a solid-state imaging device manufactured on a semiconductor single crystal substrate.

撮像装置として従来用いられて来たのは蓄積モードで動
作する光導電ターゲットを電子ビームで走査する形式の
撮像管である。
The imaging device conventionally used is an imaging tube of the type that operates in an accumulation mode and scans a photoconductive target with an electron beam.

この場合電子ビームを用いているため、高電圧を必要と
すること、小型化が困難であること等の難点がある。
In this case, since an electron beam is used, there are drawbacks such as the need for high voltage and the difficulty of miniaturization.

これらの難点を克服するために考案されたのが固体撮像
装置あるいは撮像板である。
Solid-state imaging devices or imaging plates have been devised to overcome these difficulties.

第1図は固体撮像装置の原理を示したものである。FIG. 1 shows the principle of a solid-state imaging device.

各絵素4は基盤目状に配置され一点づつXYアドレス方
式により読み出される。
Each picture element 4 is arranged in a grid pattern and read out one by one using the XY addressing method.

絵素子の選択は水平走査信号発生器1と垂直走査信号発
生器2により行なわれる。
Selection of picture elements is performed by a horizontal scanning signal generator 1 and a vertical scanning signal generator 2.

3は各絵素に接続されたスイッチ部、5は出力端である
3 is a switch section connected to each picture element, and 5 is an output end.

各絵素の光電変換部の具体的構成はSL基板に直接拡散
領域を形成する例、光導電性薄膜を利用する例等がある
Specific configurations of the photoelectric conversion section of each picture element include an example in which a diffusion region is directly formed on the SL substrate, and an example in which a photoconductive thin film is used.

しかし、81基板に拡散領域を形成し光電変換部を構成
する例は実用的に次の様な重大な欠点を持つ。
However, the example in which the photoelectric conversion section is formed by forming a diffusion region on the 81 substrate has the following serious disadvantages in practical use.

固体撮像装置が撮像管に匹敵する解像度を有するために
は500X400個ないしそれ以上の絵素数が要求され
る。
In order for a solid-state imaging device to have a resolution comparable to that of an image pickup tube, it is required to have 500×400 or more picture elements.

絵素の寸法は最も小さくしても20μm×20μm以下
にすることは難しいのでSi基板の大きさとしては1c
rrt×lCrl1程度あるいはそれ以上の超大型IC
となる。
It is difficult to reduce the size of the picture element to 20 μm x 20 μm or less even at its smallest size, so the size of the Si substrate is 1c.
Super large IC of about rrt×lCrl1 or more
becomes.

チップサイズが大きくなると走留りが低くなる。As the chip size increases, the running distance decreases.

コスト而の不利は子犬なものである。The disadvantage in terms of cost is just a puppy.

また、各絵素は一般にMOSスイッチをそのソース領域
を利用した光電変換部(前記Si基板への拡散領域にあ
たる)より構成されるが、この二次元的に配列されるM
OSスイッチが相当面積を占め受光面の構成としては得
策でない。
Furthermore, each picture element is generally composed of a photoelectric conversion section (corresponding to the diffusion region to the Si substrate) using a source region of a MOS switch, and this two-dimensionally arranged M
The OS switch occupies a considerable area, which is not a good idea as a configuration of the light receiving surface.

また縦横に走る配線は当然ダイオード面上も走るため光
の入射面積が減少する。
Furthermore, since the wiring lines running vertically and horizontally also run on the diode surface, the incident area of light decreases.

これらは光感度の低下を招き、信号の出力が小さくなる
ため信号対雑音比(S/N比)を落とす原因となってい
る。
These lead to a decrease in optical sensitivity and a decrease in signal output, resulting in a decrease in signal-to-noise ratio (S/N ratio).

一方、光導電性薄膜を利用する例は、前記MOSスイッ
チ等のXYアドレスを行なう走査回路をSi基板上に形
成し、この上層部に光導電性薄膜を三次元的に配置し受
光部を構成するものである。
On the other hand, in an example using a photoconductive thin film, a scanning circuit for performing XY addressing such as the MOS switch is formed on a Si substrate, and a photoconductive thin film is arranged three-dimensionally on the upper layer to form a light receiving section. It is something to do.

この様な固体撮像装置の例は特開昭51−95720号
公報等に開示されるものである。
An example of such a solid-state imaging device is disclosed in Japanese Patent Laid-Open No. 51-95720.

第2図にその原理を説明するための断面図を示す。FIG. 2 shows a sectional view for explaining the principle.

81基板6中に拡散領域7,8を設けMOSスイッチの
ソースおよびドレインとなす。
Diffusion regions 7 and 8 are provided in the 81 substrate 6 to serve as the source and drain of the MOS switch.

10はMOSスイッチのゲート電極、5は信号の取り出
しのためのドレイン電極、16はソース電極である。
10 is a gate electrode of a MOS switch, 5 is a drain electrode for taking out a signal, and 16 is a source electrode.

このように構成されたスイッチ回路の上部に光導電薄膜
17および透明電極18が形成される。
A photoconductive thin film 17 and a transparent electrode 18 are formed on the switch circuit thus configured.

なお、13は絶縁物層である。Note that 13 is an insulating layer.

電極16はたとえばSb2S3 J CdS +As2
Se3+多結晶Si等光伝導性を示す物質からなる光導
電性薄膜1γを介して透明導伝性薄膜18との間に電極
の面積Sに応じた容量Cを形成する。
The electrode 16 is, for example, Sb2S3 J CdS +As2
A capacitance C corresponding to the area S of the electrode is formed between the photoconductive thin film 1γ and the transparent conductive thin film 18 made of a photoconductive substance such as Se3+polycrystalline Si.

電極パターンはマトリックス状に分離して置かれている
ため、容量がマトリックス状に配置されたことになる。
Since the electrode patterns are separated and placed in a matrix, the capacitors are arranged in a matrix.

この容量は間に光導電性薄膜を介しているため感光素子
として働くことになり絵素を形成する。
Since this capacitor has a photoconductive thin film in between, it functions as a photosensitive element and forms a picture element.

感光素子を等価回路で表わせば、光の強度によって電気
抵抗の変わる可変抵抗Rの容量Cの並列接続で表わすこ
とができる。
If a photosensitive element is represented by an equivalent circuit, it can be represented by a parallel connection of a variable resistor R and a capacitor C whose electrical resistance changes depending on the intensity of light.

容量Cの大きさは電極面積Sと光導電性薄膜11の膜厚
tと誘電率εで決まりC=5°8で表わされる。
The size of the capacitance C is determined by the electrode area S, the thickness t of the photoconductive thin film 11, and the dielectric constant ε, and is expressed as C=5°8.

また抵抗の大きさはその位置の電極面に入射する光の強
度に反比例し、光が全く当たらない場合は光導電性薄膜
の種類にもよるが一般にR−■となる。
Further, the magnitude of the resistance is inversely proportional to the intensity of light incident on the electrode surface at that position, and if no light is applied at all, it will generally be R-■, although it depends on the type of photoconductive thin film.

透明電極18にはターゲット電圧(VT)が印加されて
いるので1フイールドの間に光の当たらない部分の容量
はそのままの電圧VTを保持する。
Since a target voltage (VT) is applied to the transparent electrode 18, the capacitance of the portion that is not exposed to light during one field maintains the same voltage VT.

光の当たる部分はその強度に応じて抵抗Rが小さくなる
ので、容量Cに貯えられた電荷は放電し、容量に保持さ
れた電圧は光量に比例して減少する。
Since the resistance R of the portion exposed to light decreases in accordance with the intensity of the light, the charge stored in the capacitor C is discharged, and the voltage held in the capacitor decreases in proportion to the amount of light.

■フィールド期間に放電して残った電圧をUTとすれば
、電圧VU−UTに相当した充電電流が流れ、充電が完
了すると再びターゲット電圧まで持ち上げられる。
(2) If the voltage remaining after discharging during the field period is UT, a charging current corresponding to the voltage VU-UT flows, and when charging is completed, the voltage is raised to the target voltage again.

この時の充電電流がこのフィールドに対応したビデオ信
号となる。
The charging current at this time becomes a video signal corresponding to this field.

この様な固体撮像装置においては分光感度特性、解像度
、SN比、残像特性といった撮像特性が当然重要である
が、このため光導電性薄膜の耐熱性、機械的強度等が極
めて重要となる。
In such a solid-state imaging device, imaging characteristics such as spectral sensitivity characteristics, resolution, signal-to-noise ratio, and afterimage characteristics are naturally important, but for this reason, the heat resistance, mechanical strength, etc. of the photoconductive thin film are extremely important.

すなわちSi基体上に光導電薄膜をつけたあと透明電極
をつけることが必要であるが、透明電極として5n02
(スズネサ)を用いるときには400〜500℃透明電
極として■。
In other words, it is necessary to attach a transparent electrode after attaching a photoconductive thin film on the Si substrate, but as a transparent electrode, 5n02
(Suzunesa) as a transparent electrode at 400-500°C.

ネサを用いるときでも250℃前後の基板加熱を必要と
した。
Even when using NESA, it was necessary to heat the substrate to around 250°C.

これが光導電膜の耐熱性が要求される理由である。This is the reason why the photoconductive film is required to have heat resistance.

半透明の金属薄膜を透明電極の代りに使うこともでき、
この場合は基板加熱を行なう必要がない。
A translucent metal thin film can also be used instead of a transparent electrode.
In this case, there is no need to heat the substrate.

しかし金属薄膜による反射と吸収のため、撮像上重要な
特性である光感度が著しく低下し好ましくない。
However, due to the reflection and absorption by the metal thin film, the photosensitivity, which is an important characteristic for imaging, decreases significantly, which is undesirable.

このことは第3図に示した構造の撮像デバイスにおいて
;特に問題となるものである。
This is particularly a problem in the imaging device having the structure shown in FIG.

即ち通常の撮像管の撮像ターゲットにおいてはガラス面
板上にまずネサ電極をつけそのあと光導電薄膜をつける
ので耐熱性の有無は少なくとも製造過程においては問題
とならない。
That is, in the case of an imaging target for a normal image pickup tube, first a NESA electrode is attached on a glass face plate, and then a photoconductive thin film is attached, so the presence or absence of heat resistance does not matter, at least in the manufacturing process.

機械的強度もまた重要である。Mechanical strength is also important.

光導電薄膜をつけたあとネサ電極づけ、さらにカラー撮
像板の場合はフィルタつけ等の操作が必要であり、取扱
かい容易性の観点から機械的強度が要求される。
After applying the photoconductive thin film, operations such as attaching a Nesa electrode and, in the case of a color imaging plate, attaching a filter are required, and mechanical strength is required from the viewpoint of ease of handling.

また光導電性薄膜はその比抵抗が1010Ω、Crn。Further, the photoconductive thin film has a specific resistance of 1010Ω, Crn.

以上であることが要求される。or more is required.

これは特定の絵素が走査される時間間隔すなわち蓄積時
間内に電荷パターンが拡散して消滅しないことが必要だ
からである。
This is because it is necessary that the charge pattern does not diffuse and disappear within the time interval during which a specific picture element is scanned, that is, the accumulation time.

多結晶Siを光導電性薄膜に用いたときには特に比抵抗
が低く膜をモザイク状に分割する必要がありプロセスが
複雑になると同時に歩留りが低下する。
When polycrystalline Si is used for a photoconductive thin film, it has a particularly low resistivity and must be divided into mosaic shapes, which complicates the process and lowers the yield.

またSb2S3やA8□Se蒔の光導電性薄膜では機械
的強度、耐熱性に問題があり、第2図に示した構造の撮
像デバイスに用いるには実用上適当ではなかった。
Furthermore, photoconductive thin films of Sb2S3 and A8□Se have problems in mechanical strength and heat resistance, and are not suitable for practical use in the imaging device having the structure shown in FIG.

本発明は上記従来技術の難点を解決するものである。The present invention solves the drawbacks of the prior art described above.

基本的構造は第2図に例示したものと同様で、4走査回
路等をSi基板上に形成しこの上部に光導電性薄膜を配
置するものである。
The basic structure is similar to that illustrated in FIG. 2, in which a four-scanning circuit and the like are formed on a Si substrate, and a photoconductive thin film is placed on top of this.

特に本発明の特徴は、この光導電性薄膜として、水素を
含有するシリコンを主体とする非晶質材料を用いること
にある。
Particularly, the present invention is characterized by the use of an amorphous material mainly composed of silicon containing hydrogen as the photoconductive thin film.

特に50原子%以上のシリ。コンと、10原子%ないし
50原子%の水素を含有する非晶質材料が好ましい。
Particularly 50 atomic % or more of silicon. Preferred is an amorphous material containing carbon and 10 atomic % to 50 atomic % hydrogen.

この場合、非晶質材料中のシリコンの一部は同族元素で
あるゲルマニウムもしくはカーボンの少なくとも一部で
置換することが出来る。
In this case, a portion of silicon in the amorphous material can be replaced with at least a portion of germanium or carbon, which are homologous elements.

置換量はシリコンの60%迄が限度である。The amount of replacement is limited to 60% of silicon.

膜厚は0.05μm以上で用いる。A film thickness of 0.05 μm or more is used.

実用上0.2μm〜4μmの範囲より選定することが一
般的である。
In practice, it is common to select from the range of 0.2 μm to 4 μm.

また、薄膜は多層としても、或は組成を連続的に変化せ
しめても良い。
Furthermore, the thin film may be multilayered, or the composition may be continuously changed.

このようにシリコンと水素を同時に含有する非晶質膜は
1010Ω、crrL以上の高い比抵抗にすることが容
易にでき、かつキャリアの走行をさまたげる捕獲準位が
非常に少ない優れた材料である。
In this way, an amorphous film containing silicon and hydrogen at the same time is an excellent material that can easily be made to have a high specific resistance of 1010 Ω, crrL or more, and has very few trap levels that hinder the movement of carriers.

本発明の光導電材料は種々の方法で製造することが出来
る。
The photoconductive material of the present invention can be manufactured by various methods.

以下、代表的な例を説明する。第1の方法は反応性スパ
ッタリング法である。
Typical examples will be explained below. The first method is a reactive sputtering method.

第3図に反応性スパッタリング法に用いる装置の模式図
を示す。
FIG. 3 shows a schematic diagram of an apparatus used in the reactive sputtering method.

装置そのものは一般的なスパッタリング装置である。The device itself is a general sputtering device.

101は真空に排気し得る容器、102はスパック・タ
ーゲット、103は試料基板、104はシャッタ、10
5はスパッタ用高周波発振器よりの入力、106は基板
加熱用ヒータ、10γは基板冷却用水冷管、108は高
純度水素導入口、109はアルゴン等のガス導入口、1
10はガス溜、111は圧力計、112は真空計、11
3は排気系への接続口である。
101 is a container that can be evacuated, 102 is a spuck target, 103 is a sample substrate, 104 is a shutter, 10
5 is an input from a high-frequency oscillator for sputtering, 106 is a heater for heating the substrate, 10γ is a water-cooled tube for cooling the substrate, 108 is a high-purity hydrogen inlet, 109 is an argon or other gas inlet, 1
10 is a gas reservoir, 111 is a pressure gauge, 112 is a vacuum gauge, 11
3 is a connection port to the exhaust system.

スパッタ用のターゲットは溶融シリコンを切り)出した
ものを用いれば良い。
A target for sputtering may be one cut from molten silicon.

またシリコンとゲルマニウムやカーボンを含有する非晶
質材料の場合はこれら3種の■族元素を組み合せたター
ゲットを用いる。
Further, in the case of an amorphous material containing silicon, germanium, or carbon, a target that is a combination of these three group (I) elements is used.

この場合、たとえば、シリコンの基板上(こグラファイ
トやゲルマニウム等の薄片をとう載しターゲットとする
のが好都合である。
In this case, it is convenient to use a thin piece of graphite, germanium, or the like as a target on a silicon substrate, for example.

シリコンとゲルマニウムや炭素の面積比を適当に選ぶこ
とによって非晶質材料の組成を制御することが出来る。
The composition of the amorphous material can be controlled by appropriately selecting the area ratio of silicon to germanium or carbon.

勿論、逆に例とえは炭素基板上にシリコン薄片を設けて
も良い。
Of course, conversely, for example, a silicon thin piece may be provided on a carbon substrate.

更に両材料を並置してター1ゲツトを構成しても良いし
、或いは組成の溶融物を用いても良い。
Furthermore, both materials may be juxtaposed to form a target, or a melt of the same composition may be used.

又、スパッタ用のター1ゲツトとして、たとえば予め、
リン(P)ヒ素(As)、はう素(B)等を含んだSi
を用いることにより、これらの元素を不純物として導入
することが可能である。
Also, as a target for sputtering, for example,
Si containing phosphorus (P), arsenic (As), borosilicate (B), etc.
By using these elements, it is possible to introduce these elements as impurities.

この方法によってn型、p型等任意の伝導型の非晶質材
料を得ることができる。
By this method, an amorphous material of any conductivity type such as n-type or p-type can be obtained.

また、この様な不純物のドーピングによって、材料の抵
抗値を変化させることが出来る。
Further, by doping with such impurities, the resistance value of the material can be changed.

〜1013Ω一工程度の高抵抗も実現で;きる。It is possible to achieve a high resistance of ~1013Ω in one step.

なお、この様な不純物のドーピングは、希ガス中にジボ
ランやホスフィンを混合する方法も取り得る。
Note that such impurity doping can also be carried out by mixing diborane or phosphine into the rare gas.

上述の如き装置を用いて、水素(H,2)を30モル%
以下の種々の混合比で含むAr雰囲気中で、高1周波放
電を発生せしめSi及びグラファイトをスパック−し、
これを基板上に堆積させることにより薄層を得ることが
できる。
Using the apparatus as described above, 30 mol% of hydrogen (H,2)
Spackling Si and graphite by generating a high single frequency discharge in an Ar atmosphere containing the following various mixing ratios,
Thin layers can be obtained by depositing this on a substrate.

この場合水素を含むAr雰囲気の圧力は、グロー放電が
維持できる範囲であればいずれでもよく、一般に0.0
01〜)1.0Torr程度を用いる。
In this case, the pressure of the Ar atmosphere containing hydrogen may be within any range that can maintain glow discharge, and is generally 0.0
01~) Approximately 1.0 Torr is used.

0.0〜1. OTorrの場合特に安定である。0.0~1. OTorr is particularly stable.

試料基板の温度は室温より300℃の間で選択するのが
良い。
The temperature of the sample substrate is preferably selected between room temperature and 300°C.

150〜250℃が最も実用的である。150-250°C is most practical.

余り低温では好都合に水素を非晶質材料中に導入しずら
く、又余り高温でも水素は逆に非晶質材料より放出され
る傾向を持つからである。
This is because at too low a temperature it is difficult to introduce hydrogen into the amorphous material, and at too high a temperature hydrogen tends to be released from the amorphous material.

Ar雰囲気中の水素分圧を制御することによって、含有
水素量を制御する。
The amount of hydrogen contained is controlled by controlling the hydrogen partial pressure in the Ar atmosphere.

雰囲気中の水素量を5〜7モル%とした場合、非晶質材
料中に約30原子数%の含有量を実現できる。
When the amount of hydrogen in the atmosphere is 5 to 7 mol %, a content of about 30 atomic % can be realized in the amorphous material.

他の組成についても大略この割合を目安に水素分圧を設
定すれば良い。
For other compositions as well, the hydrogen partial pressure may be set using approximately this ratio as a guide.

材料中の水素成分は加熱により発生する水素ガスを質量
分析法で定量した。
The hydrogen component in the material was determined by mass spectrometry using hydrogen gas generated by heating.

なお、雰囲気のArはKr等他の希ガスにおき替えるこ
とができる。
Note that Ar in the atmosphere can be replaced with another rare gas such as Kr.

また、高抵抗の膜を得るに、マグネトロン型の低温高速
スパッタ装置が好ましい。
Further, in order to obtain a film with high resistance, a magnetron-type low-temperature, high-speed sputtering apparatus is preferable.

本発明の非晶質材料を製造する第2の方法はグロー放電
を用いる方法である。
A second method of manufacturing the amorphous material of the present invention is a method using glow discharge.

SiH4のグロー放電を行って有機物を分解させて基板
上に堆積させることによって形成される。
It is formed by performing glow discharge of SiH4 to decompose organic matter and depositing it on the substrate.

また、SiとCを含有する非晶質材料の場合は5IH4
とCH4の混合ガスを用いれば良い。
In addition, in the case of an amorphous material containing Si and C, 5IH4
A mixed gas of and CH4 may be used.

この場合5iI(4とCH4の混合気体の圧力は0.1
〜5Torrの間に保つ。
In this case, the pressure of the mixed gas of 5iI (4 and CH4 is 0.1
Maintain between ~5 Torr.

グロー放電は、直流バイアス法でも、高周波放電法でも
よい。
The glow discharge may be a direct current bias method or a high frequency discharge method.

また、5tH4とCH4の混合気体の比率を変えること
により、SiとCの割合を制御できる。
Further, by changing the ratio of the mixed gas of 5tH4 and CH4, the ratio of Si and C can be controlled.

良質の非晶質材料を得るためには、基板温度は200℃
〜400℃に保つ必要がある。
In order to obtain good quality amorphous material, the substrate temperature should be 200℃.
It is necessary to maintain the temperature at ~400°C.

p塑成いはn型の非晶質材料を作成するには5IH4と
CH4の混合気体に更にそれぞえB2H6゜PH3等を
0.1〜1%(体積比)を混合させることにより行うこ
とができる。
In order to create p-plastic or n-type amorphous material, it is carried out by mixing 0.1 to 1% (volume ratio) of B2H6゜PH3, etc. to a mixed gas of 5IH4 and CH4. I can do it.

また、H2を含有する雰囲気中での電子ビーム蒸着法に
依っても本発明の非晶質膜を作製することが出来る。
Furthermore, the amorphous film of the present invention can also be produced by electron beam evaporation in an atmosphere containing H2.

実施例 1 第4図から第10図までは本発明の固体撮像装置の製造
方法を示す装置断面図である。
Embodiment 1 FIG. 4 to FIG. 10 are device cross-sectional views showing a method of manufacturing a solid-state imaging device of the present invention.

半導体基板に形成されるスイッチ回路等走査回路部は通
常の半導体装置の工程を用いて製造される。
A scanning circuit section such as a switch circuit formed on a semiconductor substrate is manufactured using normal semiconductor device processes.

第4図に示す如く、p型シリコン基板20上に800λ
程度の薄いSiO2膜21全21し、このS i 02
膜上の所定の位置に1400人程度のSi3N4膜22
を形成する。
As shown in FIG. 4, an 800λ
A relatively thin SiO2 film 21 is formed, and this S i 02
Approximately 1,400 Si3N4 films 22 are placed at predetermined positions on the film.
form.

SiO2膜は通常のCVD法、Si3N4膜はS i3
N、、NH4,’N2を流したCVD法によった。
The SiO2 film is made using the normal CVD method, and the Si3N4 film is made using the Si3
A CVD method using N,,NH4,'N2 was performed.

シリコン基板上部よりイオン・インプランテーションに
よってp拡散領域23を形成する。
A p diffusion region 23 is formed from above the silicon substrate by ion implantation.

第5図がこの状態である。この拡散領域23は各素子の
分離をよりよくなすために設けた。
FIG. 5 shows this state. This diffusion region 23 was provided to better isolate each element.

次いでH2:02二1:8雰囲気中でシリコンを局所酸
化し、S r 02層24を形成する(第6図)。
Next, the silicon is locally oxidized in a H2:0221:8 atmosphere to form a S r 02 layer 24 (FIG. 6).

この方法は一般にLOGO8と呼ばれている素子分離の
ためのシリコンの局所酸化法である。
This method is generally called LOGO8 and is a local oxidation method of silicon for element isolation.

−担、513N4膜22およびS io 2膜21を除
去し、MOSトランジスタのゲート絶縁膜25をSiO
2膜で形成する。
- The 513N4 film 22 and the Sio2 film 21 are removed, and the gate insulating film 25 of the MOS transistor is replaced with SiO2.
Formed with two films.

次いでポリシリコンによるゲート部26、および拡散領
域27.28を形成しく第1図)、更にこの上部OこS
io 2膜29を形成する。
Next, a gate portion 26 and diffusion regions 27 and 28 made of polysilicon are formed (FIG. 1), and the upper O
io2 film 29 is formed.

そしてこの膜中にソース21およびドレイン28の電極
取り出しロエッチングで開孔する(第8図)ドレイン電
極31としてAlを8000人蒸着する。
Then, 8000 Al is vapor-deposited as a drain electrode 31, which is opened in this film by etching to take out the electrodes of the source 21 and drain 28 (FIG. 8).

更にSiO2膜32全3200人に形成し、続いてソー
ス電極33としてAlを1μm蒸着する。
Furthermore, a total of 3,200 SiO2 films 32 are formed, and then Al is deposited to a thickness of 1 μm as a source electrode 33.

第9図がこの状態を示す断面図である。FIG. 9 is a sectional view showing this state.

なお、電極33は領域27,28、およびゲート部を覆
う如く広く形成した。
Note that the electrode 33 was formed widely so as to cover the regions 27 and 28 and the gate portion.

これは素子間分離用拡散層23の間の信号処理領域に光
が入射するとブルーミングの原因となり望ましくないた
めである。
This is because if light enters the signal processing region between the element isolation diffusion layers 23, it will cause blooming, which is undesirable.

また、周辺に配置されるシフトレジスタ一部はたとえば
第11図に例示する如き一般的構成で良い○ この例は一対のインパーク回路と一対の遅延回路で構成
される2相ダイナミツクシフトレジスタで走査パルスの
シフトを行なうクロックパルスの位相に関係なく安定し
た動作が得られる。
Also, some of the shift registers placed around the periphery may have a general configuration as shown in FIG. Stable operation can be obtained regardless of the phase of the clock pulse that shifts the scanning pulse.

スタートパルスVIN を入力すると、各ビット端子か
らはクロックパルスCP2に同期した順次シフトパルス
■o1.vo2・・・・・・が出力される。
When the start pulse VIN is input, each bit terminal sequentially generates shift pulses o1. vo2... is output.

第12図はこの動作のタイミングを示すものである。FIG. 12 shows the timing of this operation.

勿論シフトレジスタの具体的回路構成はこれに限られる
ものでないことはいうまでもない。
Of course, the specific circuit configuration of the shift register is not limited to this.

この様にして走査回路MOSトランジスタ部が完成する
In this way, the scanning circuit MOS transistor section is completed.

このMOSトランジスタ部の上部に受光部を形成する。A light receiving section is formed above this MOS transistor section.

第13図81基体部の平面図を示す。41は電極用コン
タクト穴である。
FIG. 13 shows a plan view of the base portion. 41 is a contact hole for an electrode.

次いでこれまでの工程により準備された半導体基体りを
マグネトロン型のスパッター装置に装着する。
Next, the semiconductor substrate prepared through the steps up to this point is mounted on a magnetron type sputtering device.

装置は第3図に示した通りである。雰囲気はArと水素
の混合ガスで0.2Torrとなした。
The apparatus is as shown in FIG. The atmosphere was a mixed gas of Ar and hydrogen at 0.2 Torr.

水素含有量は6モル係である。The hydrogen content is 6 moles.

スパッター・ターゲットはシリコンを用いる。Silicon is used as the sputter target.

周波数13.56 MHz。入力300Wで反応性スパ
ッターを行ない、前記半導体基体40上に水素を含有す
る非晶質シリコン薄膜35を500umの厚さに堆積す
る(第10図)。
Frequency: 13.56 MHz. Reactive sputtering is performed with an input power of 300 W to deposit an amorphous silicon thin film 35 containing hydrogen to a thickness of 500 um on the semiconductor substrate 40 (FIG. 10).

この非晶質薄膜中の水素含有量は20原子%で、比抵抗
は5×1013Ω・ぼであった。
The hydrogen content in this amorphous thin film was 20 atomic %, and the specific resistance was 5×10 13 Ω·.

非晶質シリコン薄膜35の上部にバイアス電圧用の第1
の電極をつける必要がある。
A first electrode for bias voltage is provided on the top of the amorphous silicon thin film 35.
It is necessary to attach electrodes.

全光を上部から入射させる必要があるためこの電極は透
明電極となす。
This electrode is a transparent electrode because all the light needs to enter from the top.

非晶質シリコンの耐熱性は300℃なのでIn2O3に
よるネサ電極を用いた。
Since the heat resistance of amorphous silicon is 300° C., a Nesa electrode made of In2O3 was used.

ネサ電極上ノ一部で受光部でないところにCr −Au
をマスク蒸着し、ここにワイヤボンディングしてバイア
ス用電極とした。
Cr-Au is placed on a part of the top of the Nesa electrode that is not the light receiving area.
was vapor-deposited using a mask, and wire bonded thereto to form a bias electrode.

通常の半導体装置と同様に半導く体基体40の裏面にA
u膜等で第2の電極を形成する。
As in a normal semiconductor device, A
A second electrode is formed using a U film or the like.

この様にして固体撮像装置が完成する。なお、第10図
の31は入射光を示す。
In this way, the solid-state imaging device is completed. Note that 31 in FIG. 10 indicates incident light.

以上の如き方法で作製した固体撮像装置はブルーミング
のない良好な画面を得ることを可能とする。
The solid-state imaging device manufactured by the method described above makes it possible to obtain a good screen without blooming.

実施例 2 光導電性薄膜として第1表に示す如き材料を用いて固体
撮像装置を製造した。
Example 2 A solid-state imaging device was manufactured using the materials shown in Table 1 as photoconductive thin films.

製造手順は実施例1に説明したものと同様である。The manufacturing procedure is similar to that described in Example 1.

また、光導電薄膜として次の様な構成を取ることにより
分光感度特性改善をはかることが出来る。
Furthermore, the spectral sensitivity characteristics can be improved by adopting the following configuration as the photoconductive thin film.

まず、水素を25原子特含有する非晶質シリコン膜を1
μ、次いで水素を20原子%、ゲルマニウム20原子%
、シリコン60原子%なる非晶質材料、および水素を2
0原子%、カーボン30原子%、シリコン50原子%な
る非晶質材料の層を各各0.5μの積層となす。
First, 1 amorphous silicon film containing 25 atoms of hydrogen was deposited.
μ, then 20 at% hydrogen, 20 at% germanium
, an amorphous material consisting of 60 atomic percent silicon, and 2 atomic percent hydrogen.
Layers of amorphous materials each having a thickness of 0.5 μm are formed, each having a thickness of 0 atomic %, 30 atomic % carbon, and 50 atomic % silicon.

形成方法は前述の反応性スパック−法に依った。The formation method was based on the above-mentioned reactive spack method.

更に真空蒸着装置に入れCe 02を抵抗加熱法により
10nmの厚さに蒸着する。
Furthermore, it is placed in a vacuum evaporation apparatus and Ce 02 is evaporated to a thickness of 10 nm using a resistance heating method.

最後に金を25nmの厚さに蒸着した。金もこの程度の
厚さであれば光の透過率も60%以上となすことが出来
十分な光強度が得られる。
Finally, gold was deposited to a thickness of 25 nm. If gold has a thickness of this level, the light transmittance can be 60% or more, and sufficient light intensity can be obtained.

上記実施例のCeO2の代りに5in2.TiO□等を
堆積しても良好な結果が得られた。
Instead of CeO2 in the above example, 5in2. Good results were also obtained by depositing TiO□ or the like.

膜厚としては100人−300人を用いた。A film thickness of 100 to 300 was used.

実施例 3 n型シリコン基板上に実施例1と同様にMOSトランジ
スタを用いたシフトレジスタとスイッチング用MO8F
ETを製造する。
Example 3 Shift register and switching MO8F using MOS transistors on an n-type silicon substrate as in Example 1
Manufacture ET.

基本的な構造は実施例1と同様である。The basic structure is the same as that of the first embodiment.

ただし、基板はn型であるのでp型チャネルの構成とな
る。
However, since the substrate is n-type, it has a p-type channel configuration.

これは周知の半導体IC作製方法に従かえば良い。This may be done in accordance with a well-known semiconductor IC manufacturing method.

このようにして走査回路が準備されたSi基体上にグロ
ー放電による方法で水素を含有する非晶質シリコンを堆
積した。
Amorphous silicon containing hydrogen was deposited by glow discharge on the Si substrate on which the scanning circuit was prepared in this way.

放電雰囲気はS + H4,1,5Torrである。The discharge atmosphere is S + H4, 1.5 Torr.

基体を500℃に加熱し、高周波入力を周波数0.5
MHz、圧力1.0Torr、基板温度300℃とし非
晶質材料を堆積した。
The substrate is heated to 500℃, and the high frequency input is set to a frequency of 0.5.
The amorphous material was deposited at MHz, pressure of 1.0 Torr, and substrate temperature of 300°C.

非晶質材料の膜厚は21tm、比抵抗I X 10’i
Ω・濃であった。
The thickness of the amorphous material is 21 tm, and the specific resistance is I x 10'i.
It was Ω・dark.

この非晶質材料上にIn2O3によりネサ電極を形成し
、固体撮像装置を製造した。
A NESA electrode was formed using In2O3 on this amorphous material, and a solid-state imaging device was manufactured.

実施例 4 本例は走査回路としてCCD (Charge Cou
pl−ed Device )転送層域を用いるもので
ある。
Embodiment 4 In this example, a CCD (Charge Couple) is used as a scanning circuit.
pl-ed Device) uses the transfer layer area.

第14図に各要素の配置の平面説明図を示す。FIG. 14 shows a plan view of the arrangement of each element.

50は水平クロック端子、51は垂直クロック端子、・
52は出力水平転送レジスタ、53は垂直転送ゲート、
54は垂直アナログ転送レジスタ、55は拡散領域とこ
れを′ノースとするMO8形スイッチが組み合わされ絵
素の部分である。
50 is a horizontal clock terminal, 51 is a vertical clock terminal,
52 is an output horizontal transfer register, 53 is a vertical transfer gate,
54 is a vertical analog transfer register, and 55 is a picture element portion in which a diffusion region and an MO8 type switch with this as 'north' are combined.

第15図はCCD転送領域の断面図、第16図は絵素の
部分の断面図である。
FIG. 15 is a cross-sectional view of the CCD transfer area, and FIG. 16 is a cross-sectional view of the picture element portion.

第15図ではSi基板61上に絶縁層を介して電極62
.63が形成され、2相のクロック電圧を64.65を
通して印加される。
In FIG. 15, an electrode 62 is placed on a Si substrate 61 via an insulating layer.
.. 63 is formed and a two-phase clock voltage is applied through 64.65.

これによりSi基板内のポテンシャルウェルが移動し、
電荷の転送が行われる。
This moves the potential well in the Si substrate,
Charge transfer takes place.

第16図は受光領域即ち絵素の部分の断面図で、11は
拡散層、12は絶縁層、13は金属電極、γ4はゲート
、γ5は光導電膜、γ6は透明電極である。
FIG. 16 is a cross-sectional view of the light-receiving region, that is, the picture element, in which 11 is a diffusion layer, 12 is an insulating layer, 13 is a metal electrode, γ4 is a gate, γ5 is a photoconductive film, and γ6 is a transparent electrode.

この受光領域に第15図に示したCCD転送領域が続け
て形成されている。
The CCD transfer area shown in FIG. 15 is formed in succession to this light receiving area.

透明電極γ6、光導電膜γ5、金属電極γ3は受光部を
形成し、ここに誘起されたキャリアを転送領域に移動さ
せるスイッチ領域がゲー!へ14を有する部分で、実質
的なMOSスイッチを形成している。
The transparent electrode γ6, the photoconductive film γ5, and the metal electrode γ3 form a light-receiving area, and the switch area that moves the carriers induced here to the transfer area is G! 14 forms a substantial MOS switch.

CCD転送領域およびMOSスイッチ部を形成したSi
基板を準備し、マグネトロン型スパッター装置にこれを
装着する。
Si forming the CCD transfer area and MOS switch section
A substrate is prepared and attached to a magnetron type sputtering device.

雰囲気をArと水素の混合ガスで0.2T(+rrとし
た。
The atmosphere was set to 0.2 T (+rr) with a mixed gas of Ar and hydrogen.

水素含有量は6モル%である。The hydrogen content is 6 mol%.

スパック−・ターゲットはシリコンとした。The spuck target was silicon.

なお、Si基板に構成する各要素、即ちCCD転送領域
、MOSスイッチ部等はこれまで知られている方法で製
造すれば良い。
Note that each element constituting the Si substrate, ie, the CCD transfer area, MOS switch section, etc., may be manufactured by a method known up to now.

周波数13.56 MHz、入力300Wで反応性スパ
ッターを行ない、前記Si基板の受光部上部に水素を含
有する非晶質材料薄膜γ5を500 nmの厚さに堆積
する。
Reactive sputtering is performed at a frequency of 13.56 MHz and an input of 300 W to deposit a hydrogen-containing amorphous material thin film γ5 to a thickness of 500 nm on the light receiving portion of the Si substrate.

この非晶質材料中の水素含有量は20原子数%で、比抵
抗は5X1013Ω、crILであった。
The hydrogen content in this amorphous material was 20 atomic %, and the specific resistance was 5×10 13 Ω, crIL.

In2O3ネサ電極をこの非晶質材料上に形成する。An In2O3 nesa electrode is formed on this amorphous material.

ネサ電極の一部よりCr−Auをマスク蒸着し、ここに
ワイヤボンティングしてバイアス用電極とした。
Cr--Au was mask-deposited from a part of the Nesa electrode, and wire-bonded thereto to form a bias electrode.

第14図を用いて動作を簡単に説明する。The operation will be briefly explained using FIG. 14.

受光部に透明電極を介して光が尚たると、この光信号に
より誘起されたキャリアは、受光部55中の拡散領域と
垂直アナログ転送レジスタ54の間のゲート電極に電圧
を印加することによって垂直転送レジスタ54へ移され
る。
When light hits the light receiving section through the transparent electrode, the carriers induced by this optical signal are vertically transferred by applying a voltage to the gate electrode between the diffusion region in the light receiving section 55 and the vertical analog transfer register 54. It is moved to register 54.

垂直転送レジスタは2相垂直クロツク端子51を通して
駆動されるCCDで一列ずつ垂直転送ゲート53を通し
て出力水平転送レジスタ52へ送られる。
The vertical transfer register is a CCD driven through a two-phase vertical clock terminal 51, and is sent column by column through a vertical transfer gate 53 to an output horizontal transfer register 52.

この水平転送レジスタは同じく2相水平クロツク端子5
0を通して駆動されるCCDであり、信号Cく対応する
電荷が出力へと送られ信号出力として外部へ取り出され
る。
This horizontal transfer register also has two-phase horizontal clock terminal 5.
It is a CCD driven through 0, and the charge corresponding to the signal C is sent to the output and taken out as a signal output.

水平転送レジスタの転送は垂直転送ゲートへの印加電圧
パルス周期内(こ完了するように2相1駆動の周波数を
選んでおけばよい。
The frequency of the 2-phase 1 drive may be selected so that the transfer of the horizontal transfer register is completed within the period of the voltage pulse applied to the vertical transfer gate.

以上の実施例を用いて説明した本発明の撮像デバイスは
分光感度が視感度とマツチングがよい、感度、雑音特性
がよい。
The imaging device of the present invention described using the above embodiments has good spectral sensitivity matching with visual sensitivity, and good sensitivity and noise characteristics.

高分解能、ブルーミングがない等の特徴を有する他、低
消費電力、小型、軽量、信頼性が高い等の特徴も有して
おり、工業的効果が極めて大きいものである。
In addition to features such as high resolution and no blooming, it also has features such as low power consumption, small size, light weight, and high reliability, and has extremely large industrial effects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は固体撮像装置の原理を示す図、第2図は光導電
性薄膜を用いた固体撮像装置の絵素部分の断面図、第3
図は反応性スパッタ装置の説明図、第4図から第10図
までは本発明の固体撮像装置の製造工程を示す要部断面
図、第11図はシフトレジスタの例を示す図、第12図
はシフトレジスタの動作タイミングを示す図、第13図
は実施例の固体撮像装置の平面図、第14図は走査回路
としてCCDを用いた実施例の説明図、第15図はCC
D転送領域の断面図、第16図は受光部断面図である。 図において、1・・・・・・水平走査信号発生器、2・
・・・・・垂直走査信号発生器、3・・・・・・スイッ
チ部、4・・・・・・絵素、5・・・・・・出力端、6
,20・・・・・・半導体基板、?、8,2γ、28・
・・・・・拡散領域、10,26・・・・・・ゲート電
極、13,29.32・・・・・・絶縁層、16.33
・・・・・・第1の導電層、17,35・・・・・・光
導電薄膜、18.36・・・・・・透明電極。
Figure 1 is a diagram showing the principle of a solid-state imaging device, Figure 2 is a cross-sectional view of a pixel part of a solid-state imaging device using a photoconductive thin film, and Figure 3 is a diagram showing the principle of a solid-state imaging device.
The figure is an explanatory diagram of a reactive sputtering device, FIG. 4 to FIG. 10 are main part sectional views showing the manufacturing process of the solid-state imaging device of the present invention, FIG. 11 is a diagram showing an example of a shift register, and FIG. 12 13 is a plan view of the solid-state imaging device of the embodiment, FIG. 14 is an explanatory diagram of an embodiment using a CCD as a scanning circuit, and FIG. 15 is a diagram showing the operation timing of the shift register.
A cross-sectional view of the D transfer region, and FIG. 16 is a cross-sectional view of the light receiving section. In the figure, 1...horizontal scanning signal generator, 2...
... Vertical scanning signal generator, 3 ... Switch section, 4 ... Picture element, 5 ... Output end, 6
, 20... Semiconductor substrate, ? , 8,2γ, 28・
...Diffusion region, 10,26...Gate electrode, 13,29.32...Insulating layer, 16.33
...First conductive layer, 17,35...Photoconductive thin film, 18.36...Transparent electrode.

Claims (1)

【特許請求の範囲】 1 複数個の光電変換部を順次選択する走査手段を少な
くとも有する半導体基板と、この半導体基板上部に少な
くとも光電変換材料層、およびこの光電変換材料層の上
部に透光性電極が配されて成る光電変換部とを有する固
体撮像装置において、前記光電変換材料がシリコンを主
体とし、水素を含有する非晶質材料なることを特徴とす
る固体撮像装置。 2 前記光電変換材料層が少なくとも水素を含有する雰
囲気中での反応性スパッタリング法により形成されたこ
とを特徴とする特許請求の範囲第1項記載の固体撮像装
置。 3 前記光電変換材料層が少なくともシランを含有する
雰囲気中でのグロー放電法により形成されたことを特徴
とする特許請求の範囲第1項記載の固体撮像装置。 4 特許請求の範囲第1項記載の固体撮像装置において
、前記走査手段は少なくとも電界効果型トランジスタに
よって構成されることを特徴とする固体撮像装置。 5 特許請求の範囲第1項記載の固体撮像装置において
、前記走査手段は少なくとも電荷転送素子によって構成
されることを特徴とする固体撮像装置。
[Scope of Claims] 1. A semiconductor substrate having at least a scanning means for sequentially selecting a plurality of photoelectric conversion parts, at least a photoelectric conversion material layer on the top of the semiconductor substrate, and a light-transmitting electrode on the top of the photoelectric conversion material layer. What is claimed is: 1. A solid-state imaging device having a photoelectric conversion section in which a photoelectric conversion section is arranged, wherein the photoelectric conversion material is an amorphous material mainly composed of silicon and containing hydrogen. 2. The solid-state imaging device according to claim 1, wherein the photoelectric conversion material layer is formed by a reactive sputtering method in an atmosphere containing at least hydrogen. 3. The solid-state imaging device according to claim 1, wherein the photoelectric conversion material layer is formed by a glow discharge method in an atmosphere containing at least silane. 4. The solid-state imaging device according to claim 1, wherein the scanning means is constituted by at least a field-effect transistor. 5. The solid-state imaging device according to claim 1, wherein the scanning means is constituted by at least a charge transfer element.
JP53100060A 1978-08-18 1978-08-18 solid-state imaging device Expired JPS5822899B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP53100060A JPS5822899B2 (en) 1978-08-18 1978-08-18 solid-state imaging device
FR7920464A FR2433871A1 (en) 1978-08-18 1979-08-10 SEMICONDUCTOR IMAGE FORMING DEVICE
US06/066,230 US4360821A (en) 1978-08-18 1979-08-13 Solid-state imaging device
NLAANVRAGE7906258,A NL180969C (en) 1978-08-18 1979-08-16 SOLID IMAGE RECORDING DEVICE.
CA000333976A CA1134932A (en) 1978-08-18 1979-08-17 Solid-state imaging device
GB7928748A GB2029642B (en) 1978-08-18 1979-08-17 Solid state imaging device
DE19792933411 DE2933411A1 (en) 1978-08-18 1979-08-17 SOLID BODY ILLUSTRATION COMPONENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53100060A JPS5822899B2 (en) 1978-08-18 1978-08-18 solid-state imaging device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP59007131A Division JPS59139772A (en) 1984-01-20 1984-01-20 Solid-state image pickup device

Publications (2)

Publication Number Publication Date
JPS5539404A JPS5539404A (en) 1980-03-19
JPS5822899B2 true JPS5822899B2 (en) 1983-05-12

Family

ID=14263920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53100060A Expired JPS5822899B2 (en) 1978-08-18 1978-08-18 solid-state imaging device

Country Status (1)

Country Link
JP (1) JPS5822899B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150879A (en) * 1980-04-23 1981-11-21 Canon Inc Photoelectric converter
JPS5759510Y2 (en) * 1980-04-23 1982-12-18
JPS5715716U (en) * 1980-07-01 1982-01-27
JPS5721875A (en) * 1980-07-14 1982-02-04 Canon Inc Photosensor
JPS5732182A (en) * 1980-08-04 1982-02-20 Matsushita Electric Ind Co Ltd Solid state image pickup device
JPS5933282Y2 (en) * 1980-08-15 1984-09-17 松下電器産業株式会社 pressure regulating valve
JPS5742174A (en) * 1980-08-27 1982-03-09 Fuji Photo Film Co Ltd Solid image pickup device
JPS5754377A (en) * 1980-09-18 1982-03-31 Canon Inc Photoelectric converting element
JPS5790981A (en) * 1980-11-27 1982-06-05 Mitsubishi Electric Corp Semiconductor device
JPS5795680A (en) * 1980-12-05 1982-06-14 Hitachi Ltd Photo sensor array device
JPS57136361A (en) * 1981-02-17 1982-08-23 Semiconductor Energy Lab Co Ltd Semiconductor device
JPS57152174A (en) * 1981-03-13 1982-09-20 Hitachi Ltd Manufacture of light receiving device
JPS57173967A (en) * 1981-04-20 1982-10-26 Fuji Photo Film Co Ltd Solid state image pickup device
JPS58118173A (en) * 1982-01-05 1983-07-14 Toshiba Corp Infrared ray detection device
JPS62162357A (en) * 1986-09-05 1987-07-18 Toshiba Corp Solid-state image pickup device
WO2008093834A1 (en) * 2007-02-02 2008-08-07 Rohm Co., Ltd. Solid-state imaging device and method for manufacturing the same

Also Published As

Publication number Publication date
JPS5539404A (en) 1980-03-19

Similar Documents

Publication Publication Date Title
US4360821A (en) Solid-state imaging device
JPS5822899B2 (en) solid-state imaging device
CN101079967B (en) Solid-state imaging device, method for producing same, and camera
EP0005543B1 (en) Photosensor
JPH0481353B2 (en)
CN103050501A (en) Solid-state imaging device, method for producing same, and camera
JPH0529593A (en) Photoelectric converter
US6312970B1 (en) Fabrication of CCD type solid state image pickup device having double-structured charge transfer electrodes
EP0039219B1 (en) Light sensitive screen and devices including the same
JPS62122268A (en) Solid-state image pickup element
JPH0159744B2 (en)
US4376888A (en) Photoelectric conversion type information processing device
EP0023079B1 (en) Method of producing a solid state photoelectric device
KR830000704B1 (en) Solid-state imaging device
CN101116189B (en) Lead oxide based photosensitive device and manufacturing method thereof
EP0045203B1 (en) Method of producing an image pickup device
JPS59139772A (en) Solid-state image pickup device
JPH0214790B2 (en)
JPH025017B2 (en)
KR840002185B1 (en) Photo device
KR840001163B1 (en) Photoelectric device
KR820002330B1 (en) Photosensor
KR850001099B1 (en) Light sensitive screen and devices including the same
JPH0224031B2 (en)
JPS6244695B2 (en)