JPS58223367A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58223367A
JPS58223367A JP10726182A JP10726182A JPS58223367A JP S58223367 A JPS58223367 A JP S58223367A JP 10726182 A JP10726182 A JP 10726182A JP 10726182 A JP10726182 A JP 10726182A JP S58223367 A JPS58223367 A JP S58223367A
Authority
JP
Japan
Prior art keywords
substrate
layer
collector
emitter
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10726182A
Other languages
English (en)
Inventor
Shinichi Inoue
井上 信市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10726182A priority Critical patent/JPS58223367A/ja
Publication of JPS58223367A publication Critical patent/JPS58223367A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 け)発明の技術分野 本発明は半導体装置に関する。詳しくは、集積度が高く
、寄生ダイオードを伴わないバイポーラ型半導体装置に
関する。
(2)技術の背景 バイポーラトランジスタは、プレーナ技術にもとづいて
製造されることが一般である。すなわち、基板表面に形
成した酸化膜をマスクとしてなす選択的な拡散法を使用
してエミッタ、ベース、コレクタを順次形成する。その
ため、拡散工程を多数回必要とし、また、各素子間の分
離についても、従来、pn接合逆バイアス方式にもとづ
いてなされていたが、必ずしも分離効果が十分といえず
、これにかえて絶縁物による分離方法等が推奨されるが
、これには、さらに付加的工程を必要とされる上に技術
的にみても容易であるとは言い難い等の製造上の問題が
存在する。
(3)従来技術と問題点 第1図に一例として従来技術における一般的なnpn型
バイポーラトランジスタの基板断面図を示す。図におい
て、1はシリコン(8i)よりなる基板であり、2は二
酸化シリコン(Si02)よりなる絶縁物層であり、3
.4.5はそれぞれコレクタ、ベース、エミッタであり
、3’ 、4’ 、5’はそれぞれコレクタ、ベース、
エミッタ電極コンタク)・用高濃度領域であり、6.7
.8はそれぞれアルミニラム(AI )よりなるコレク
タ、ベース、エミッタ電極である。
このような構造を有するバイポーラトランジスタにあっ
Cは、」二記せる多重拡散工程や、素子分離工程等、製
造」−の繁雑さを伴うばかりでな(、pn接合を有する
ベース、コレクタ間にトランジスタとしては望ましくな
い寄生ダイオード効果が発生し、」ユ記pH接合の接合
面積が構造上の制約を受けて比較的大きいため、トラン
ジスタ特性に与える悪影響も看做し難い。
し、たがって、高集積化へ向けての素子の小型化、製造
工程の簡略化、そして寄生ダイオード効果の低減の3点
から、バイポーラトランジスタの構造の改良・\の要請
が強まっている。
(4)発明の目的 本発明の目的はこの要請に応えることにあり、集積度向
上に有効に寄与し、製造工程が短縮されており、望まし
くない寄生ダイオード効果が低減されている、半導体装
置を提供することにある。
(5)づ゛ら明の構成 本発明の構成は、基板、該基板」二に配設され第1導電
型を有する第1の領域と該第1の領域を挾む如く前記基
板の主面と平行な方向に対向する第2導電型の第2及び
第3の領域とを含む半導体層、前記基板上に配設され前
記第2の領域に接する第2導電型の第1の金属シリサイ
ド層、及び前記基板上に配設され前記第3の領域に接す
る第2導電型の第2の金属シリサイド層を有することに
より達成される。
バイポーラトランジスタにあっては、金fK K 極と
動作層との接続領域に、接触抵抗を低下させる目的で、
いずれにせよ高い不純物濃度を有する領域が必要とされ
ることは周知の事実であり、一方、半導体に含有させう
る不純物の量には限度があるが、それに比してシリサイ
ドに含有させうる不純物量の方がはるかに多(、また、
高温工程を使用して、シリサイドに含有されている不純
物をこれと接触する半導体領域中に拡散させうることも
経験的に知られている。
本発明の発明者は、上記の事実と周知の現象とを組み合
わせて利用すれば、多重拡散工程を必要としないバイポ
ーラトランジスタの構造を実現できるとの着想、すなわ
ち、導電性または絶縁性の基板上全面に、二酸化シリコ
ン(S + 02)等よりなる絶縁物層を形成し、この
絶縁物層上に、コレクタ、エミッタ電極コンタクト用高
濃度領域として、不純物を高濃度に富み一導電型を有す
る二つのシリサイド層と、これらのシリサイド層によっ
て水平方向から挟まれた反対導電型を有する、一つのエ
ピタキシャル層を形成して、これをベースとなし、しか
るのち、高温にて熱処理を行なえば、ベース内の領域に
これと接する両側のシリサイド層から不純物が浸出し、
コレクタ、エミッタをそれぞれ形成できるとの着想を得
て、この着想にもとづき、シリサイドとして、モリブデ
ンシリサイド(MoSi2) 、チタンシリサイド(T
I812)、タングステンシリサイド(WS i 2)
等の高融点金属シリサイドを使用し、高温工程を適当な
雰囲気中で実行して800〜1100[°(、’:lに
おけるアニールをなすことが最も効果的であることを実
験的に確認して本発明を完成した。上記の高融点金属シ
リサイドは、耐薬品性、耐高熱性にすぐれ、また金属電
極やシリコン(8i)エピタキシャル層とのオーミック
コンタクトを完全に形成することができるという点で有
利である。
本発明によれば、バイポーラトランジスタの動作領域は
、従来の如く、基板の上層部の基板内部に形成された構
造ではなく、基板上面に形成された構造となるため、基
板の種類の選択範囲が従来法に比して広いという利点を
有する。すなわち、導電性の半導体よりなる基板はもち
ろん、その上にエピタキシャル層の成長が可能であるよ
うな結晶構造を有するものであれば、サファイヤ等、絶
縁性物質よりなる基板も使用することができる。
(6)発明の実施例 以下図面を参照しつつ、本発明の一実施例に係る半導体
装置の製造方法を説明し、本発明の構成と特有の効果と
を明らかにする。
一例として、シリコン(Si)基板上に形成され、モリ
ブデンシリサイド(MoSi2)よりなるエミッタ・コ
レクタ電、極接続用高濃度領域を有するバイポーラトラ
ンジスタについて述べる。
第1図参照 シリコン(8i)よりなる基板】の全面に表面酸化法を
用いて、二酸化シリコン(Si(、)2)よりなる第1
の絶縁膜2を1.000 (、A、 )程度の厚さに形
成する。
第2図参照 」ユ記基板上にn型不純物としてボロン([3)を10
” (/ c+u J程度に含むモリブデンシリサイド
(MoS+ 2 )よりなる層9を選択的に形成する。
この]−程はスパッタ成長法を使用してモリブデンシリ
サイド(へ4oSi2)を基板1の全面に4.000 
(A、lll程度の厚さに形成したのち、フォトリソグ
ラフィー法とりアクティブイオンエツチング法とを組み
合わせてモリブデンシリサイド(Mo S + 2)の
選択的エツチングを行なうことにより実行可能であり、
このエツチング法には、反応性物質として四フッ化炭素
(<、N F 4)と酸素(02)との混合ガスが使用
できる。
第3図参照 この工程終了後、基板1の全面に、モノシラン(SiH
4)と酸素(02)との混合ガスを反応性ガスとしてな
す化学気相成長法(CVI)法)を使用することによっ
て、二酸化シリコン(8102)よりなる第2の絶縁膜
2′を2,000(λ〕程度の厚さ(ご形成する。
第4図参照 上記モリブデンシリサイド(M!〕5i2)よりなる層
9上に形成された第2の絶縁膜2″の一部領域に基板1
まで達するベース形成用開口1oを設ける1この工程は
フォトリソグラフィー法と、四フッ化炭素(CF4)と
酸素(02)との混合ガスを反応性ガスとしてなすりア
クティブイオンエツチング法を使用することにより実行
でき、この方法によれば、二酸化シリコン(Sin2)
と、モリブデンシリサイド(MoSi2)両者のエツチ
ングが可能である。
なお、この工程により二つの領域に分割されたモリブデ
ンシリサイド(MoSi2)層9は、それぞれ、コレク
タ電極コンタクト用高濃度領域11′とエミ(7) ツタ電極コンタクト・用高濃度領域12とになる。
第5図参照 」二記開口10にその中央部がベース13′ となるエ
ピタキシャル層13を0.5〔μ+n3程度の厚さに形
成する。この工程は、トリクロロシラン(5iHCI 
a)/塩化水素(11c l )との混合ガス系を使用
して1、000〜1.100 [C]でなす化学気相成
長法(CVD法)を用いて実行可能であり、このとき、
第2の二酸化シリコン(SiOz)絶縁膜2′上には成
長が起こらない。このエピタキシャル層13にはn型不
純物としてリン(P)が10” [/ can3)程度
に含有される。
第6図参照 上記エピタキシャル層13の左右のシリサイド層11’
 、12’と接する領域にコレクタ11、エミッタ12
を同時に形成する。この工程は、乾燥酸素(02)雰囲
気中、1.000〜1.100 [’C、]で約20〔
分〕基板のアニールを行なうことにより実行できる。こ
のとき、シリサイド層11′、12′からこれと接触す
るエピタキシャル層13中にn型不純物が浸出し、そ(
8) の領域はp型からp型へと導電型が反転し、コレクタ1
1、エミッタ12となる。なお、」二記コレクタ11、
エミッタ12の体積は、このアニールの時間を正確に制
御することにより決定される。
なお」−記の工程期間中にその中央部にベース13′を
有するエピタキシャル層]3の」―面にシリコン酸化膜
(81(J2膜)が同時に形成され、絶縁保護膜2″と
なる。
第7図参照 上記工程終了後、コレクタ、エミッタ、ベース電極6.
7.8を形成する。この工程はフォ) IJソゲラフイ
ー法とフッ酸(111=” )をエツチング液としてな
すウェットエツチング法を使用して、第2の絶縁膜2′
の電極形成予定領域にそれぞれ開]−1を設け、アルミ
ニウム(A1)膜等よりなる電極を真空蒸着法を使用し
て形成する。
このとき、ベース電極8は、上記の方法の他に、導電性
の基板1を介して背面電極となすことも、もちろん可能
である。
また、第8図にその構成を示すように、基板どして絶縁
性物質を使用する場合も、第1の絶縁物層が不存在であ
る点板外上記の構成と全く同様である。また、ベース電
極8は絶縁物層2″を介してベース13′ の上面に形
成される構成のみが可能であることは言うまでもない。
L記の工程によれば、従来技術すなイ)ら、多重拡散工
程に比して、はるかに少ない工程数で製造され、素子の
小型化に有効に寄与する構造を有するバイポーラトラン
ジスタが実現でき、素子間の分離も付加的な工程を必ず
しも必要とせずに、絶縁物膜によって完全に行なわれ、
しかも、ベース・コレクタの接合面積も極めて小さいた
め、寄生ダイオード効果による悪影響も無視しうる程度
に低減される。
(7)発明の効果 以」−説明せるとおり、本発明によれば、集積度向上に
有効に寄与し、製造工程が短縮されており望ましくない
寄生ダイオード効果が低減されている、半導体装置を提
供することができる。
【図面の簡単な説明】
とづき製造されたバイポーラトランジスタの断面図であ
り、第2図乃至第7図は、本発明の一実施例に係る半導
体装置の主要製造工程完了後の基板断面図であり、第8
図は、絶縁性基板を使用した場合の本発明の一実施例に
係る半導体装置の基板断面図である。 1・・・・・・基板(St) 、2.2′、2″・・・
・・・絶縁物膜(Si02)、3・・・・・・従来技術
におけるコレクタ(n S i 拡tt 層)、4・・
・・・・従来技術におけるエミッタ(nsi拡散層)、
5・・・・・・従来技術におけるベース(psi拡散層
)、3′・・・・・・従来技術におけるコレクタ電極コ
ンタクト用高濃度領域(n+si拡散層)、4′・・・
・・・従来技術におけるエミッタ電極コンタクト用高濃
度領域(n+Si拡散層)、5′・・・・・・従来技術
におけるベース電極コンタクト用高濃度領域(ps1拡
散層)、6・・・・・・コレクタ電極(A、l) 、 
7・・・・・・エミッタ電極(Al) 、8・・・・・
・ベースXi (AI) 、9・・・・・・シリサイド
層(ndoped Mo5i2) 、10−−ヘ−ス形
成用開口、11・・・・・・本発明の一実施例に係るバ
イポーラ(11) トランジスタにおけるコレクタ(psi拡散層)、12
・・・・・・本発明の一実施例に係るバイポーラトラン
ジスタにおけるエミッタ(ps+拡散層)、13・・・
・・・ps’エピタキシャル層、13′・・・・・・本
発明の一実施例に係るバイポーラトランジスタにおける
ベース(pSIエピタキシャル層の一部領域)、11’
・・・・・・本発明の一実施例に係るバイポーラトラン
ジスタにおけるコレクタ電極コンタクト用高濃度領域(
n dopedMoSi2 ) 、12’・・・・・・
本発明の一実施例に係るバイポーラトランジスタにおり
るエミッタ電極コンタクト用高濃度領域(n dope
d Mo5iz)。 i  号、ニベ (12)

Claims (1)

    【特許請求の範囲】
  1. 基板、該基板上に配設され第1導電型を有する第1の領
    域と該第1の領域を挟む如く前記基板の主面と平行な方
    向に対向する第2導電型の第2及び第3の領域とを含む
    半導体層、前記基板上に配設され前記第2の領域に接す
    る第2導電型の第1の金属シリサイド層、及び前記基板
    上に配設され前記第3の領域に接する第2導電型の第2
    の金属シリサイド層を有することを特徴とする半導体装
    置・
JP10726182A 1982-06-22 1982-06-22 半導体装置 Pending JPS58223367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10726182A JPS58223367A (ja) 1982-06-22 1982-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10726182A JPS58223367A (ja) 1982-06-22 1982-06-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS58223367A true JPS58223367A (ja) 1983-12-24

Family

ID=14454558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10726182A Pending JPS58223367A (ja) 1982-06-22 1982-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS58223367A (ja)

Similar Documents

Publication Publication Date Title
JP2671833B2 (ja) 半導体装置およびその製造方法
JPH1197451A (ja) 半導体装置の製法
JPH07249770A (ja) 半導体装置及びその製造方法
JPH04367277A (ja) 薄膜トランジスタおよびその製造方法
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JPS58223367A (ja) 半導体装置
JPH03265143A (ja) 薄膜トランジスタの製造方法
JPH10303207A (ja) 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置
JPH0512852B2 (ja)
JP2914052B2 (ja) 半導体装置及びその製造方法
JPS63281424A (ja) ポリサイド電極の形成方法
JP2875258B2 (ja) 半導体装置およびその製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JP2000323665A (ja) 半導体装置の製法
JPH05326938A (ja) 薄膜トランジスタおよびその製造方法
JPS63308377A (ja) バイポ−ラトランジスタの製造方法
JPS61203633A (ja) 半導体装置の製造方法
JPS594165A (ja) 半導体装置
JPH0684926A (ja) バイポーラトランジスタおよびその製造方法
JPH0324733A (ja) 半導体装置及びその製造方法
JPS592191B2 (ja) 半導体装置用電極の製造方法
JPH0271524A (ja) 半導体装置の製造方法
JPH0613543A (ja) 半導体装置の製造方法
JP2002231932A (ja) バイポーラ型半導体装置及びその製造方法
JPH04336466A (ja) 半導体装置の製造方法