JPS58221447A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS58221447A JPS58221447A JP10381182A JP10381182A JPS58221447A JP S58221447 A JPS58221447 A JP S58221447A JP 10381182 A JP10381182 A JP 10381182A JP 10381182 A JP10381182 A JP 10381182A JP S58221447 A JPS58221447 A JP S58221447A
- Authority
- JP
- Japan
- Prior art keywords
- exception
- instruction
- vector
- exceptions
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は、独立に例外検出機能を備え、同時に並行して
命令処理動作可能な複数の機能要素、例えば複数のパイ
フリイン演算部とアクセフ、要求部を有するデータ処理
装置に関し、詳しくは、一群の命令列を実行した場合に
、該命令列中の各命令に対応して独立に発生する例外の
最適な処理制御方式に関するものである。
命令処理動作可能な複数の機能要素、例えば複数のパイ
フリイン演算部とアクセフ、要求部を有するデータ処理
装置に関し、詳しくは、一群の命令列を実行した場合に
、該命令列中の各命令に対応して独立に発生する例外の
最適な処理制御方式に関するものである。
従来技術
従来のデータ処理装置では、各１命令に対して例外が発
生するとプログラム割込みを起こし、例外情報を抽出し
ていた。ところが、例えば高速並列ベクトル処理装置の
ように、複数のベクトル命令が並列に実行される装置で
は、実際のベクトル命令が処理される順序と論理的（ｌ
ベクトル命令が実行される順序が必ずしも一致していな
い。そのために、あるｌベクトル命令で例えば演算例外
が発生した時、それによりベクトル処理全体または一部
を中断して例外情報を抽出し、再実行させることは煩雑
であり、物量が増え、性能も低下させる。このように、
実際の命令実行順序と論理的命令実行順序の一致しない
装置における例外処理を、１命令ごとに実施することは
得策ではない。なお、特開昭５６−９２６７３号公報に
は、特に１命令によってベクトルのエレメントをパイプ
ライン処理の下で演算していくベクトル演算処理装置に
おいて、該パイプライン処理のいずれか１つの段あるい
は複数の段において例外が発生した場合に、時間的また
は論理的に先に発生した例外情報のみ当該命令の終了時
点まで保持し、該命令の終了時点以降に例外の発生をチ
ェックする技術が開示されそいるが、これも結局はｌ命
令ごとの例外処理の域をでるものではない。
生するとプログラム割込みを起こし、例外情報を抽出し
ていた。ところが、例えば高速並列ベクトル処理装置の
ように、複数のベクトル命令が並列に実行される装置で
は、実際のベクトル命令が処理される順序と論理的（ｌ
ベクトル命令が実行される順序が必ずしも一致していな
い。そのために、あるｌベクトル命令で例えば演算例外
が発生した時、それによりベクトル処理全体または一部
を中断して例外情報を抽出し、再実行させることは煩雑
であり、物量が増え、性能も低下させる。このように、
実際の命令実行順序と論理的命令実行順序の一致しない
装置における例外処理を、１命令ごとに実施することは
得策ではない。なお、特開昭５６−９２６７３号公報に
は、特に１命令によってベクトルのエレメントをパイプ
ライン処理の下で演算していくベクトル演算処理装置に
おいて、該パイプライン処理のいずれか１つの段あるい
は複数の段において例外が発生した場合に、時間的また
は論理的に先に発生した例外情報のみ当該命令の終了時
点まで保持し、該命令の終了時点以降に例外の発生をチ
ェックする技術が開示されそいるが、これも結局はｌ命
令ごとの例外処理の域をでるものではない。
発明の目的
本発明の目的は、高速並列処理装置の例外処理をより高
速化し、なおかつ保守性も失うことがないような例外処
理制御方式を提供することにある。
速化し、なおかつ保守性も失うことがないような例外処
理制御方式を提供することにある。
本発明は、一群（１ブロツク）の命令列を同時（二並行
して実行する場合、ｌ命令ごとの例外処理は行わず、ｌ
ブロックの命令列単位にクリ外を検出し、例外が発生し
ていれはしｕ外情報を報告することを！徴とするもので
ある。
して実行する場合、ｌ命令ごとの例外処理は行わず、ｌ
ブロックの命令列単位にクリ外を検出し、例外が発生し
ていれはしｕ外情報を報告することを！徴とするもので
ある。
ここで、ベクトル命令を例にとって、本発明の特徴をも
う少し詳しく説明する。ｌブロックのベクトル命令列単
位に例外を報告する時、複数の例外が異種ベクトル命令
間または異種ベクトル要素間で発生したならば、その報
告すべき例外情報の優先順位の決め方は多種多様である
。例えば例外の種類に着目し、命令・指定例外をアクセ
ス・演算例外よりも優先させる方式、論理的に最初に発
生した列外を優先して報告する方式、もつとも若いベク
トル要素で起きた例外を報告する方式、複数の演算部、
アクセス要求部のうち、特定の演算部に限定し、そこで
発生した例外を報告する方式、また、複数個の例外情報
を報告する方式、さらにはこれらの方式を複合したもの
も考えられる。本発明は、これら、の例外処理方式のう
ち、論理的に最初に発生した例外を１つだけ、ｌ乙ロッ
クのベクトル命令列の実行終了後に報告するのである。
う少し詳しく説明する。ｌブロックのベクトル命令列単
位に例外を報告する時、複数の例外が異種ベクトル命令
間または異種ベクトル要素間で発生したならば、その報
告すべき例外情報の優先順位の決め方は多種多様である
。例えば例外の種類に着目し、命令・指定例外をアクセ
ス・演算例外よりも優先させる方式、論理的に最初に発
生した列外を優先して報告する方式、もつとも若いベク
トル要素で起きた例外を報告する方式、複数の演算部、
アクセス要求部のうち、特定の演算部に限定し、そこで
発生した例外を報告する方式、また、複数個の例外情報
を報告する方式、さらにはこれらの方式を複合したもの
も考えられる。本発明は、これら、の例外処理方式のう
ち、論理的に最初に発生した例外を１つだけ、ｌ乙ロッ
クのベクトル命令列の実行終了後に報告するのである。
発明の実施汐り
以下、ベクトル処理装置を例（二とつ−Ｃ本発明の一実
施例を説明する。
施例を説明する。
第１図は本発明の一実施例のブロック図である。
第１図において、■はベクトルレジスタ群で、例えば１
６本あり、それぞれのペク吃ルレジスタには２５６個の
ベクトル要素が格納でき、ｌサイクルピッチで読み出し
および書き込みが可能である。２はパイプライン演算部
またはアクセス要素部（以後、リソースと呼ぶ）である
。それぞれのリソースは複数のステージから構成されて
おり、ステージの段数はリソースにより異なる。８と４
は任意のベクトルレジスタのオペランドと任意のリソー
スのオペランドとを対応づけ込変換回路で、３をデータ
分配回路、４をデータ選択回路と呼ぶ。５はベクトルレ
ジスタおよびリソースの起動信号ラッチである。起動信
号は、ベクトル命令？デコードし、実行に必要なベクト
ルレジスタおよびリソースを割り付け、コンフリクトが
なり時に割り付けられたレジスタおよびリソースに送出
される実行許可信号である。６は５と対応し、実行許可
となったベクトル命令のベクトル命令アドレスを格納ス
るレジスタである。７は２のリソースの各ステージと対
応した命令アドレス（列外情報）を保持するレジスタ群
である。９，１０もレジスタ、１１はベクトル命令アド
レスを比較し、最小の命令アドレスをレジスター０に保
持するためのアドレス比較回路であり、８はセレクタで
ある。１２は１ブロツクのベクトル命令列で論理的に最
初に発生した例外の情報である。
６本あり、それぞれのペク吃ルレジスタには２５６個の
ベクトル要素が格納でき、ｌサイクルピッチで読み出し
および書き込みが可能である。２はパイプライン演算部
またはアクセス要素部（以後、リソースと呼ぶ）である
。それぞれのリソースは複数のステージから構成されて
おり、ステージの段数はリソースにより異なる。８と４
は任意のベクトルレジスタのオペランドと任意のリソー
スのオペランドとを対応づけ込変換回路で、３をデータ
分配回路、４をデータ選択回路と呼ぶ。５はベクトルレ
ジスタおよびリソースの起動信号ラッチである。起動信
号は、ベクトル命令？デコードし、実行に必要なベクト
ルレジスタおよびリソースを割り付け、コンフリクトが
なり時に割り付けられたレジスタおよびリソースに送出
される実行許可信号である。６は５と対応し、実行許可
となったベクトル命令のベクトル命令アドレスを格納ス
るレジスタである。７は２のリソースの各ステージと対
応した命令アドレス（列外情報）を保持するレジスタ群
である。９，１０もレジスタ、１１はベクトル命令アド
レスを比較し、最小の命令アドレスをレジスター０に保
持するためのアドレス比較回路であり、８はセレクタで
ある。１２は１ブロツクのベクトル命令列で論理的に最
初に発生した例外の情報である。
次に第１図の動作を説明する。あるベクトル命令が実行
される時、使用するベクトルレジスタおよびリソースに
対する起ｉｉＩ］伯号がランチ５Ｊ：り送出され、これ
に対応したベクトル命令アドレスレジスタ６にセットさ
れる。以下、リソース２のステージの段と同様（二、ベ
クトル命令アドレスもレジスタ群７のステージを移動し
、ステージの途中でＩｆｌｌ外が発生した時は、その情
報が伝播する。レジスタ群７の最終ステージに命令アド
レス（９１Ｉ外情報）がセットされる時、例外が以前に
発生しているならばセットは抑止される。各リソースの
最終ステージに対応する例外情報から送出される例外発
生信号の間で優先順位をつけ、ｌサイクルピッチで例外
情報を呼び出し、レジスタ９にセットする。この時、も
しレジスタ１０（二有効な例外情報が貯えられていない
時は、レジスタ９の内容がそのままレジスタ１０に移動
する。レジスタ１０に有効な例外情報が入っていれば、
アドレス比較回路１１はレジスタ９と１０のベクトル命
令アドレスを比較し、レジスタ９が小さければ該レジス
タ９の値をレジスタ１０に移動させ、そうでなければレ
ジスタｌＯの値はそのままとする。この処理は１サイク
ルピツチで実行可能であり、また１度あるリソースから
例外情報を呼び出すと、それ以後、そのリソースからの
例外発生信号は抑止されるために、同一リソースから２
度以上例外情報を呼び出すことはできない。
される時、使用するベクトルレジスタおよびリソースに
対する起ｉｉＩ］伯号がランチ５Ｊ：り送出され、これ
に対応したベクトル命令アドレスレジスタ６にセットさ
れる。以下、リソース２のステージの段と同様（二、ベ
クトル命令アドレスもレジスタ群７のステージを移動し
、ステージの途中でＩｆｌｌ外が発生した時は、その情
報が伝播する。レジスタ群７の最終ステージに命令アド
レス（９１Ｉ外情報）がセットされる時、例外が以前に
発生しているならばセットは抑止される。各リソースの
最終ステージに対応する例外情報から送出される例外発
生信号の間で優先順位をつけ、ｌサイクルピッチで例外
情報を呼び出し、レジスタ９にセットする。この時、も
しレジスタ１０（二有効な例外情報が貯えられていない
時は、レジスタ９の内容がそのままレジスタ１０に移動
する。レジスタ１０に有効な例外情報が入っていれば、
アドレス比較回路１１はレジスタ９と１０のベクトル命
令アドレスを比較し、レジスタ９が小さければ該レジス
タ９の値をレジスタ１０に移動させ、そうでなければレ
ジスタｌＯの値はそのままとする。この処理は１サイク
ルピツチで実行可能であり、また１度あるリソースから
例外情報を呼び出すと、それ以後、そのリソースからの
例外発生信号は抑止されるために、同一リソースから２
度以上例外情報を呼び出すことはできない。
第１図の構成により、すべてのリソースで発生した例外
を呼び出すことが可能となり１、その中で最小の命令ア
ドレスをもつベクトル命令つまり論理的に最初に発生し
た例外１２がレジスタ１０から抽出できる。ただし第１
図では、ベクトル命令列はベクトル命令アドレスの小さ
い順に命令起動が掛かるものと仮定している。
を呼び出すことが可能となり１、その中で最小の命令ア
ドレスをもつベクトル命令つまり論理的に最初に発生し
た例外１２がレジスタ１０から抽出できる。ただし第１
図では、ベクトル命令列はベクトル命令アドレスの小さ
い順に命令起動が掛かるものと仮定している。
第１図はリソースのステージの段ごとに命令アドレス（
例外情報）を保持する実施例であるが、これでは命令ア
ドレス（例外情報）レジスタ数が多くなる。そこで物量
を減らすために、リソースの最初のステージでベクトル
命令アドレスのスタックを持ち、以後のリソースのステ
ージではそのスタックのポインタを例外情報として伝播
させ、例外が発生した時には、このポインタで示される
スタックの内容をベクトル命令アドレスとする制御が可
能である。この方式のベクトル処理制御装置の実施例が
第２図および第８図である。
例外情報）を保持する実施例であるが、これでは命令ア
ドレス（例外情報）レジスタ数が多くなる。そこで物量
を減らすために、リソースの最初のステージでベクトル
命令アドレスのスタックを持ち、以後のリソースのステ
ージではそのスタックのポインタを例外情報として伝播
させ、例外が発生した時には、このポインタで示される
スタックの内容をベクトル命令アドレスとする制御が可
能である。この方式のベクトル処理制御装置の実施例が
第２図および第８図である。
第２図および第８図（二おいて、１３がベクトル命令ア
ドレスのスタックであり、７には命令アドレスの代わり
にスタックのポインタが含まれる。また、命令アドレス
のスタック１３の更新、は、そのリソースに例外が発生
していない時で、そのリソースへ起動信号が来た時に行
なえば、ベクトル命令アドレスの正当性が保たれる。こ
こでスタック１３０個数は、同一リソ鵠ス内で異種命令
が伺個実行可能であるかによって決定される。例えは同
一リソースステージ内では１個の命令しか起動されず、
異種命令が同一リソース内に存在することがなければ、
スタック数はｌとなる。
ドレスのスタックであり、７には命令アドレスの代わり
にスタックのポインタが含まれる。また、命令アドレス
のスタック１３の更新、は、そのリソースに例外が発生
していない時で、そのリソースへ起動信号が来た時に行
なえば、ベクトル命令アドレスの正当性が保たれる。こ
こでスタック１３０個数は、同一リソ鵠ス内で異種命令
が伺個実行可能であるかによって決定される。例えは同
一リソースステージ内では１個の命令しか起動されず、
異種命令が同一リソース内に存在することがなければ、
スタック数はｌとなる。
第１図は１ブロツクのベクトル命令列において、その命
令の起動順序は、論理的実行順序と同じであり、命令起
動は１サイクルに１個であることが仮定されていた。し
かし命令アドレススタック方式にすれば、第２図で示さ
れるように、個々のリソースに対してリソースがビジー
でない時に命令起動が掛けられることになる。ただし第
２図の場合、同一リソースに対しては命令の起動順序と
論理的実行順序が一致していなければ、最初に発生した
例外を抽出できなくなる可能性がある。また第８図のよ
うな命令アドレススタック方式にすれば、セレクタ８で
選択された例外情報を有するすソースの最終ステージに
対応する例外発生信号および例外情報がリセットされる
ため（＝、同一リソースで次の例外検出が可能となる。
令の起動順序は、論理的実行順序と同じであり、命令起
動は１サイクルに１個であることが仮定されていた。し
かし命令アドレススタック方式にすれば、第２図で示さ
れるように、個々のリソースに対してリソースがビジー
でない時に命令起動が掛けられることになる。ただし第
２図の場合、同一リソースに対しては命令の起動順序と
論理的実行順序が一致していなければ、最初に発生した
例外を抽出できなくなる可能性がある。また第８図のよ
うな命令アドレススタック方式にすれば、セレクタ８で
選択された例外情報を有するすソースの最終ステージに
対応する例外発生信号および例外情報がリセットされる
ため（＝、同一リソースで次の例外検出が可能となる。
従って命令起動順序と論理的実行順序が一致していなく
ても、論理的に最初に発生した例外を検出できる。しか
しこの場合、命令起動が１サイクルピツチでしかできず
、また同一リソース内の例外を続けて取らないようにす
るために、セレクタ８のポインタを順次移動させる必要
がある。そのため同一リソースの例外が受は付けられる
のは一番遅い場合で、リソースの個数分のサイクル数だ
け遅くなることがある。従って、同一リソースへの起動
は、リソースの個数分のサイクル数だけ間隔を開けてお
く必胃がある。また、ベクトル命令アドレススタック１
３も、そのリソースに対しての起動が掛かった時は常に
スタックに七ッ卜する方式もニレなけれはならない。
□ 発明の効果 以上の説明から−明らかなように、本発明によ扛ば、高
速並列処理装置において、その命令列の実行を損わずに
例外抽出ができ、しかも例外処理が容易で性能も低下せ
ず、物量もあまり多くならない利点がある。
ても、論理的に最初に発生した例外を検出できる。しか
しこの場合、命令起動が１サイクルピツチでしかできず
、また同一リソース内の例外を続けて取らないようにす
るために、セレクタ８のポインタを順次移動させる必要
がある。そのため同一リソースの例外が受は付けられる
のは一番遅い場合で、リソースの個数分のサイクル数だ
け遅くなることがある。従って、同一リソースへの起動
は、リソースの個数分のサイクル数だけ間隔を開けてお
く必胃がある。また、ベクトル命令アドレススタック１
３も、そのリソースに対しての起動が掛かった時は常に
スタックに七ッ卜する方式もニレなけれはならない。
□ 発明の効果 以上の説明から−明らかなように、本発明によ扛ば、高
速並列処理装置において、その命令列の実行を損わずに
例外抽出ができ、しかも例外処理が容易で性能も低下せ
ず、物量もあまり多くならない利点がある。
【図面の簡単な説明】
第１図乃至第８図は本発明の一実施１１／ＩＪのブロッ
ク図である。 １・・・ベクトルレジスタ群、２・・・リソース、８・
・・データ分配回路、４・・・選択回路、５・・・起動
４８号ラッチ、６・・・ベクトル命令アドレスレジスタ
、７・・・例外情報格納レジスタ、８・・・セレクタ、
９゜１０・・・し゛ジスタ、１１・り・アドレス比較回
路、１２・・・例外情報抽出信号、１３・・・ベクトル
命令アドレススタック。 第１図 第２図
ク図である。 １・・・ベクトルレジスタ群、２・・・リソース、８・
・・データ分配回路、４・・・選択回路、５・・・起動
４８号ラッチ、６・・・ベクトル命令アドレスレジスタ
、７・・・例外情報格納レジスタ、８・・・セレクタ、
９゜１０・・・し゛ジスタ、１１・り・アドレス比較回
路、１２・・・例外情報抽出信号、１３・・・ベクトル
命令アドレススタック。 第１図 第２図
Claims (9)
- （１）独立（二側外検出機能をそなえ、同時（＝並行し
て命令処理動作可能な、複数の機能要素をもつデータ処
理装置（＝おいて、同時（＝並行して一群の命令列を実
行した場合に、該命令列中の各命令（＝対応して独立（
＝発生し得る例外の中から、１つまたは複数の例外を選
択し、選択された該例外（二ついてのみ、例外処理を行
なう手段を設けたことを特徴とするデータ処理装置。 - （２）前記例外の選択（＝おいて、論理的に最初（二発
生した例外を選択する特許請求の範囲第１項記載のデー
タ処理装置。 - （３） 前記例外の選択において、例外の種類（二よ
る優先順位によって例外を選択する特許請求の範囲第１
項記載のデータ処理装置。 - （４）前記例外の選択において、例外の種類（二よる優
先順位によって選択された一つ又は複数の例外の中から
、論理的に最初に発生した例外を選択する特許請求の範
囲第８項記載のデータ処理装置。 - （５）前記例外の選択において、実時間上最初に発生し
た例外を選択する特許請求の範囲第１項記載のデータ処
理装置。 - （６） 前記命令処理として、ベクトル命令処理を行
なう特許請求の範囲第１項記載のデータ処理装置。 - （７）前記機能要素における例外検出機能において、例
外が発生した要素番号の中で最小の例外を検出する手段
をそなえた特許請求の範囲第６項記載のデータ処理装置
。 - （８）前記例外の選択において、命令アドレス最小の例
外を選択することにより、ベクトル要素レベルで論理的
に最初に発生した？ｌＪ外を選択する特許請求の範囲第
７項記載のデータ処理装置。 - （９）前記例外の選択において、要素番号最小の一つ又
は複数の例外の中から、命令アドレス最小の例外を選択
することにより、ベクトル要素レベルで概念的に最初に
発生したｆｉｔ外を選択する特許請求の範囲第７項記載
のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10381182A JPS58221447A (ja) | 1982-06-18 | 1982-06-18 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10381182A JPS58221447A (ja) | 1982-06-18 | 1982-06-18 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58221447A true JPS58221447A (ja) | 1983-12-23 |
Family
ID=14363781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10381182A Pending JPS58221447A (ja) | 1982-06-18 | 1982-06-18 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58221447A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622324A (ja) * | 1985-06-27 | 1987-01-08 | Nec Corp | 演算例外発生時処理方式 |
| JPS622329A (ja) * | 1985-06-27 | 1987-01-08 | Nec Corp | 演算例外命令アドレス割出装置 |
| JPS622330A (ja) * | 1985-06-27 | 1987-01-08 | Nec Corp | 演算例外命令アドレス割出装置 |
-
1982
- 1982-06-18 JP JP10381182A patent/JPS58221447A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622324A (ja) * | 1985-06-27 | 1987-01-08 | Nec Corp | 演算例外発生時処理方式 |
| JPS622329A (ja) * | 1985-06-27 | 1987-01-08 | Nec Corp | 演算例外命令アドレス割出装置 |
| JPS622330A (ja) * | 1985-06-27 | 1987-01-08 | Nec Corp | 演算例外命令アドレス割出装置 |
| JPH0580691B2 (ja) * | 1985-06-27 | 1993-11-10 | Nippon Electric Co | |
| JPH0580690B2 (ja) * | 1985-06-27 | 1993-11-10 | Nippon Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4882701A (en) | Lookahead program loop controller with register and memory for storing number of loop times for branch on count instructions | |
| CA1223371A (en) | System for by-pass control in pipeline operation of computer | |
| US5003462A (en) | Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means | |
| US5155854A (en) | System for arbitrating communication requests using multi-pass control unit based on availability of system resources | |
| JPS58151655A (ja) | 情報処理装置 | |
| US4251859A (en) | Data processing system with an enhanced pipeline control | |
| JPH0562390B2 (ja) | ||
| JP2539352B2 (ja) | 階層型多重計算機システム | |
| EP0346031B1 (en) | Vector data processing apparatus | |
| JPS58221447A (ja) | デ−タ処理装置 | |
| WO1988007239A1 (en) | Apparatus and method for synchronization of arithmetic exceptions in parallel pipelined execution units | |
| JPS5856153A (ja) | サブル−チンリタ−ン方式 | |
| JPH06290045A (ja) | 並列演算処理装置の演算エラー検出方式 | |
| JPH01213719A (ja) | パイプライン処理用データ組替装置 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPH02217924A (ja) | データ処理装置のストア処理方式 | |
| JPS61143850A (ja) | 処理装置 | |
| JPS6244836A (ja) | マイクロアドレススタツク制御方式 | |
| JPH064319A (ja) | オペレーティング・システムにおける共有ルーチン管理方式 | |
| JPH0391055A (ja) | ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置 | |
| JPH0748202B2 (ja) | ベクトル複合命令制御方式 | |
| JPS62186328A (ja) | ソ−ト処理方式 | |
| JPH0769819B2 (ja) | 情報処理装置 | |
| JPH01134625A (ja) | マイクロプログラム制御装置 | |
| JPH04217032A (ja) | アドレス空間割り付け方式 |