JPS58220221A - デジタルデイスクプレ−ヤ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、デジタルディスクプレーヤに係り、特にそ
の表示データを処理する部分の改良に関する。

〔発明の技術的背景およびその間―点〕近時、情報信号
としてオーディオ信号をデジタルＰＣＭ化したデジタル
データ信号に変換し、このデジタルデータ信号をビット
列による凹凸でディスクに記録したデジタルオーディオ
ディスクＤＡＤ　（以下単にディスクと称する）および
このディスクの凹凸を検出しデジタルデータ信号をもと
のオーディオ信号にもどすようにしたデジタルディスク
プレーヤが開発されている。

これにより、従来アナログ式ディスクプレーヤでは不可
能とされていた高忠実度のオーディオ信号再生が可能と
なっている。

しかしながら、このような装置は、電気的構成がきわめ
て複雑であシ、大型化することが避けられないものであ
る。このため、装置の製造コストは、上昇して消費者が
容易に購入することができず、広く普及させることが難
しくなるといった懸念があった。このため、このような
デジタルディスクプレー□ヤは、例えばＬＳＩを積極的
に用いると共に回路構成を簡略化して可及的に回路構成
素子数を削減して製造コストの低く抑えること必要とさ
れていた。

〔発明の目的〕

この発明は上記の点に鑞みてなされたもので、可及的に
回路構成素子を削減すると共に装置を小形化することを
可能にした良好なデジタルディスクプレーヤ装置を提供
することを目的とする。

〔発明の概要〕

すなわち、この発明は、情報信号をデジタル化してなる
デジタルデータ信号部に対して、前記情報信号に対応す
る表示データおよび該表示データ信号の誤り訂正データ
でなる副情報信号の一部を副デジタルデータ信号として
付加されて構成される１フレームのデジタル符号化信号
が多数フレーム記録されるディスクから、前記デジタル
符号化信号を読み出した後、該デジタル符号化信号よ如
前記表示データおよび誤シ訂正データを抽出し、前記抽
出された表示データに対し誤シ訂正回路により　Ｆ＋９
検出ならびに訂正を施して、前記表示データを表示器に
表示可能としたデジタルディスクプレーヤ装置において
、前記表示器を制御する制御装置に対し、前記誤シ訂正
回路の出力する該誤シ訂正回路のステータス信号および
前記表示データ信号を多重化して転送する手段を備え、
前記制御装置の入力部を簡略化し得るようにしたことを
％徴とするものである。

〔発明の実施例〕

まず、この発明が適用される良く知られるＣＤ形（光学
式）デジタルオーディオディスクＤＡＨｑ生用のデジタ
ルディスクプレーヤ装置の概要について説明する。

３− すなわち、第１図に示すようにディスクモータ１１ノに
よって回転駆動されるターンテーブル１１２上に装着さ
れたディスク１１３は光学式ピックアップ１１４によっ
て再生される。この場合、光学式ピックアップ１１４は
半導体レーザ１１４ａからの出射光をビームスプリッタ
−１１４ｂ、対物レンズ１１４Ｃを久してディスク１１
３の信号面に照射し、該ディスクに所定のＥＦＬｌｆ調
およびインターリーブを伴った形態でデジタル符号化信
号として記録される再生すべきオーディオ信号のデジタ
ルＰＣＭ化データに対応したビット（反射率の異なる凹
凸）カラの反射光を対物レンズ１１４Ｑ、ビームスプリ
ッタ−１１４ｂを介して４分割フォトデテクタ１１４ｄ
に導き、該４分割フォトデテクタ１１４ｄで元ｌ！変換
された４つの内生信号を外部に出力可能になされている
もので、自からはピックアップ送シモータ１１５によっ
てディスク１１３０半径方向に直線駆動される。

そして、４分割フォトデテクタ１１４ｄから４− ０４つの内生信号はマトリクス回路１１６に供給されて
所定のマトリクス演算処理が施されることによ如、フォ
ーカスエラー信号Ｆ、）ラッキングエラー信号および高
周波信号ＲＦに分離でれる。

このうち、フォーカスエラー信号Ｆはフォーカスサーチ
回路１１０からのフォーカスサーチ信号と共に、前記光
学式ピックアップ１１４のフォーカスサーボ系ＦＢを駆
動するのに供せられる。

また、トラッキングエラー信号Ｔは後述するシステムコ
ントローラ１１７を介して与えられるサーチ制御信号と
共に、前記光学式ピックアップ１１４のトラッキングサ
ーボ系Ｔ８を駆動するのに且つ前記ピックアップ送シモ
ータ１１５を（リニアトラッキング）制御するのに供せ
られる。

そして、残る高周波信号ＲＦが主再生信号成分として再
生信号処理系１１Ｂに供給される。

すなわち、この再生信号処理系Ｕコは先ず再生信号をス
ライスレベル（アイパターン）検出器１１９によって制
御される波形整形回路１２０に導いて不要なアナログ成
分と必要とするデータ成分を分離し、データ成分のみを
ＰＬＬ型でなる同期クロック再生回路１２１および第１
の信号処理系１２２のエツジ検出器１２２ａに供給する
。

ここで、同期クロック再生回路１２１からの同期クロッ
クはデータ復稠用として第１の信号処理系１２２におけ
る同期信号分離用クロック生成回路１２２ｂＫ４かれて
同期信号分離用クロックを生成するのに供せられる。

一方、上記エツジ検出器１２２ａを通った再生信号（つ
まシデジタル符号化信号）は同期信号検出器１２２Ｃに
導かれて上記同期信号分離用クロックによシ同助信号が
分離されると共に、後脚回路１２２ｒｌｔ／Ｃ導かれて
ＫＰｖｉ復調される。

このうち、同期信号は同期信号保護回路１２２ｅを介し
て誤動作が生じないように保護された状態で、上記同期
信号分離用クロックと共に入力データ処理用タイミング
信号生成回路１２２　ｆ　（Ｃ導かれる。

また、復調信号は、デジタルデータ信号成亦がデータバ
チス入出力制御回路１２２ｇを介して後述する第２の信
号処理系１２３の入出力制御回路１２３ａに供給される
と共に、そのうちのサブコードであるコントロール信号
および表示データ信号成分がシントロール表示処理回路
１２２ｈおよびサブコード処理回路１２２１に導かれる
。

そして、サブコード処理回路１２２１で必要なエラー検
出および訂正が施されたサブコードデータはシステムコ
ントローラ用インターフェイス回路１２２ｑを介しヤシ
ステムコントローラＩＩ７に供給される。

ことで、システムコントローラ１１７はマイクロコンピ
ュータ、インクフェイス回路およびドライバ用集積回路
等を有してなシ、コントロールスイッチ１２４からの指
令信号によりＤＡＤ再生装置を所望の状態に制御すると
共に、上７− 述のサブコードのうちオーディオ信号に対応した（例え
ば再生曲のインデックス情報および再生経過時間等）を
表示器′１２５に表示せしめるのに供せられている。

なお、上記入力データ処理用タイミング信号生成回路１
２２ｆからのタイミング信号はデータセレクト回路Ｉ２
２Ｊを介して上記データノ（ス入出力制御回路１２２ｇ
を制御するのに供せられると共に、周波数検出器１２２
におよび位相検出器１２２１ならびにＰＷＭ変調器１２
２ｍを介して上記ディスクモータ１１１を線速度一定（
Ｃ！　Ｌ　ｖ）方式で駆動するための自動周波数制御Ａ
ＦＣおよび自動位相制御ＡＰＣに供せられている。

この場合、位相検出器１２２１にはクリスメル発゛振器
１２２ｎからの発振信号に基づいて動作するシステムク
ロック生成回路１２２ｐからのシステムクロックが供給
されている。

そして、第２の信号処理回路１２３の入出力制御回路１
２３ａを通った復調データはエラー８− 検出および訂正または補正用のシンドローム検出器Ｊ　
２３　ｂ、エラーポインタ制御回路１２３ｃ。

訂正回路１２３ｄおよびデータ゛出力回路１２３θを介
して必要なエラー訂正ディンタリープ、エラー検出なら
びに訂正等の処理を受けてデジタル−アナログＤ／Ａ変
換器１２６に導出される。

この場合、外部シモリ制御回路１２３ｆは上記データセ
レクト回路ｆ　２２　ｊと共働して訂正に必要なデータ
が書き込まれている外部メモリ１２７を制御することに
よ如、上記入出力制御回路１２３ａを介して訂正に必要
なデータを取シ込む如くなされている。

また、タイミングコントロール回Ｗ５　ｊ　２３　ｇは
前記システムクロック生成回路１２２ｐからのシステム
クロックに基づいてエラー訂正および補正ならびにＩ）
／Ａ変換に必要なタイミングコントロール信号を供給す
る如くなされている。

また、ミュニテイング（検出）制御回路１２３ｈは上記
エラーポインタ制御回路１２３ｃからの出力またはシス
テムコントローラ１１７を介して与えられるコントロー
ル信号に基づいてエラー補正時およびＤＡＣ再生装置の
動作開始、終了時等に必要となる所定のミューティング
制御をなすのに供せられている。

そして、上記Ｄ／Ａ変換器１２６でアナログ信号に戻て
れたオーディオ信号はローパスフィルタ１２８、増幅器
１２９を介してスピーカ１３０を奏鳴するのに供せられ
る。

次に、上記のディスクに記録されるデジタル符号化信号
のフォーマットについて第２図を参照しながら説明する
。

すなわち、デジタル符号化信号は、１フレームが例えば
５８８ビツトで構成されるもので、最初の２４ビツトが
デジタルディスクプレーヤの７レ一ム同期信号生成用の
フレーム同期パターンとなっておシ、このあと３ピツト
の接続用ビットの次に２６１ビツトのデータヒツトが続
くようになっている。このデータピントは、ＥＦＭ変詞
された１４ビツトのデータと３ビツトの接続ビットが変
圧に繰シ返されるようになっている。

ところで、このデジタル符号化信号は、上記のサブコー
ド部と２５６ビツトのデジタルデータ信号部とに変換さ
れるものである。

このデジタルデータ信号部は、オーディオ信号のＰＣＭ
化データでなシ１６個の８ビツトデータでそれぞれ構成
される第１および第２の情報ビット部と共に、これら第
１および第２の情報ビット部に対応し４個の８ピントデ
ータで構成される第１および第２の誤シ訂正用ビット部
とでなっている。

尚、明らかなようにｇＦＭｆ調によ如、第１および第２
の情報ビット部は、１６８ビツトのデータと３６ピツト
の接続ビットでディスクに記録され、第１および第２の
ｖＡｂ訂正用ビット部は５６ビツトのデータと１２ビツ
トの接続用ビットでディスクに８己録されていたもので
ある。

次に第３図を参照してサブコードについて説１１− 明する。

すなわち、サブコードは、上記の如く８ビツトで構成さ
れ最上位ビン）ＭＯＢ乃至最下位ピッ）Ｌ８Ｂに対応し
てＰ乃至Ｗなる符号が付されるようになっている。この
８ビツトのサブコードは、例えばデジタル符号化信号が
Ｎフレーム再生されて１サブコードブロツクが構成され
、Ｐ乃至Ｗの符号が付された各ビットが制御乃至表示等
のデータのチャンネルとなるものである。

このサブコードブロックの始端部を構成するｎ個のサブ
コードは、それぞれ所定のパターンが割当られておＪ）
％Ｐ乃至Ｗの各チャンネル同期信号を生成用となるもの
でめる。

これら同期信号成牛゛用のサブコードの後のサブコード
は、Ｐ乃至Ｗの各ビット（チャンネル）毎に制御乃至表
示等に用いられるデータを示すものである。

例えば、チャンネルＰは、第４図に示逼れるようにｎビ
ットの同期パターンの後、Ｎ−ｎビットのデジタルデー
タ判別信号を供するように１２− なっている。このデータ判別信号は、上記デジタル符号
化信号のデジタルデータ信号部がオーディオ信号の有信
号および無信号いずれかに対応するかを判別するための
もので、例えばコントロール表示回路１２２ｈに供され
有信号に対応する場合にはローレベル（以下Ｌレベルと
称する）で無信号に対応する場合でノ・イレベル（以下
Ｈレベルと称する）とな９、飼えば顧出し操作の制御お
よびその表示を行うようになっている。

またチャンネルＱは、第５図に示されるようにｎピント
の同期パターンの後、飼えばディスクの信号部始端から
の再生曲のインデックス情報や再生経過時間を示すデー
タ等の表示データおよび該表示データの誤シ訂正データ
を計Ｎ−ｎビットのデータをサブコード処理回路１２２
１に供するようになっている。そして、誤シの検出なら
びに訂正された表示データは、インターフェイス回路１
２２ｑを介してシステムコントローラＪＪ７に供されて
、表示器１２５に表示されるものである。

尚、上記し第１図に示したデジタルディスクプレーヤ装
置は、上記第１の信号処理系１２２および第２の信号処
理系１２３それぞれ例えばＬＳＩ化されて構成されるも
のであシ可及的に小型化されると共に、製造組立作業が
柊易に可能とされるようになっている。

すなわち、この発明は１０えば第１図のインターフェイ
ス回路１２２ｇに対して適用されるものである。

以下図面を参照してこの発明の一実施し０につき詳細に
説明する。

第６図はこの発明の要部となる部分を示す回路図である
。但し第６図中第１図と同一部分には同一符号を付して
その説明を省略する。

つまシ、前記サブコード処理回路１２２ｇは、例えば誤
如釘正回路１１およびランダムアクセスメモリ（り下Ｒ
ＡＭと称する）１２とで構成されるようになっている。

上記誤シ訂正回路１１は、端子ＴＩを介して前記復調回
路１２２ｄで得られたチャンネルＱの信号がシリアルで
供給されると共に、端子Ｔ２を介してクロック信号とな
るフレーム同期信号が飼えば前記同期信号保護回路１２
２ｅから供給されるようになっている。

これにより、上記誤シ訂正回路１２は、上記ＲＡｕＪ３
と共動して前記誤り訂正データによって表示データの誤
如を訂正するようになっている。

また、上記誤シ訂正回路１１は、データ出力制御端ＳＤ
に供給されるデータ出力制御信号の例えば立下りに応動
して、４ビツトのデータ出力端Ｄ０乃至り、から誤シ訂
正の施された表示データを４ビツトずつ出力するように
なってφる。これと共に、誤シ訂正回路１１は、誤シの
発生状態を例えば２ビツトのエラー検出出力端Ｅｏおよ
びＥｌよ、す４種のエラー状態信号を出力すると共に、
転送データ表示端子ＤＲから表示データを出力可能かど
うかを示すデータレディ信号を出力するようになってい
る。

１５− 尚、上記エラー状態信号は、誤り無し、表示データに１
ビツトの誤シがめ１０訂正が可能である状態、誤り訂正
データに１ビツトの誤シがあり誤り訂正が可能である状
態、誤り訂正不能である状態の４種の状態を示すもので
ある。

上記誤シ訂正回路１１のデータ出力端Ｄ０乃至Ｄ３は、
例えば周知のデータセレクタあるいはアナログスイッチ
によシなシ前記インターフェイス回路１２２ｇを構成す
るデータ選択回路１３の入力端Ｘ０乃至Ｘ１に対応的に
接続されてる。また上記誤り訂正回路１１は、エラー検
出出力端Ｅ。＋ｇ１は上記データ選択回路１３０入力端
Ｙ。、Ｙ、に対応的に接続され、転送データ表示端子Ｄ
Ｒが上記データ選択回路１３０入力端Ｙ！に接続されて
いる。

上記データ選択回路１３は、入力端Ｙ１が接地され、出
力端８ｏ乃至Ｓ、が同えば図示しないマイクロプロセッ
サ等を有して構成される前記システムコントローラ１１
７の例えば図示されない４ビツトの入力ボートでなる入
力゛端工。

１６− 乃至Ｉ、に接続され制御入力端８Ｃが前記７ステムコン
トローラ１１７の向えば４ビツトの出力ボートでなる出
力端０゜に接続されている。

また上記誤り訂正回路１１のデータ出力制御端ＳＤは、
上記システムコントローラ１１７０図示されない出力端
Ｏ８と同一の出力ポートでなる出力端Ｏ８に接続される
。

尚、上記データ選択（口１路１３は、例えは制御入力４
ＳＣがハイレベル（以下Ｈレベルと称する）の状態で、
各入力端Ｘｏ乃至Ｘ３に供給される信号を対応する出力
端Ｂｏ乃至Ｓ１に、出力し、制御入力端ＳＣがローレベ
ル（以下Ｌレベルと称する）の状態で、各入力端Ｙ０乃
至Ｙ。

に供給される信号を対応する谷出力端Ｓｏ乃至８１に出
力するよらになっている。

すなわち、以上のようなインターフェイス回路１２２ｇ
を向えたデジタルディスクプレーヤ装置は、システムコ
ントローラ１１１が通常出−カボートによる出力端ｏ０
をＬレベルとし、誤り訂正回路１１のスデータ交信号と
なるエラー状態信号およびデータレディ信号をそれぞれ
入力ボートによる入力端工。乃至工２から入力するよう
になっている。

システムコントローラ１１７は、誤り訂正回路１１の例
えば誤りが無く、且つ表示データ転送可能な状１点を検
出すると、出力ポートの出力端Ｏ０をＨイベルとした後
、出力ポートの出力端０．全立下げ、詞シ訂正回路１ノ
のデータ出力端り。）ｌＪ至Ｄ３のから出力される表示
データを入力ボートに−よる入力端工。乃至Ｉ、から入
力するものである。このようにして、７ステムコイトロ
ーラ１１？は、例えばサブコードの１ブロツクに対応す
る表示データを入力すると、これらの表示データを表示
器１２５に表示するようになっている。　　　　　　、 この点に関して、従来第７図に示されるような回路が用
いられ、システムコントローラ１１７は、４ビツトの入
力ボートによる入力端■ｏ乃至工、の他に同様な他Ω人
カポートにより入力端工、。乃至Ｉｎを設け、表示デー
タと誤シ訂正回路１１のステータス信号とを各別の入力
ボートから入力するようにしていた。

しだがって、第６図の回路によれば、／ステムコントロ
ーラ１１７に必峻とされる入力ボート数を削減すること
が可能である。また、サブコード処理回路１２２１およ
びインターフェイス回路１２２ｇが上記した如く第１の
信号処理系１２２として単一のＬＳＩとして構成される
ものであシ、第７図の回路をＬＳＩ化した嚇合と比較し
て、ＬＳＩのビン数を削減することがでさ、以ってデジ
タルディスクプレーヤ装置全体の装置の小型化ならびに
製造コストの低下にも寄与し優るものである。

尚、この発明は上記実施例に限定されるものではなく、
種々の変形や適用はこの発明の要旨を逸脱しない範囲で
可能であることは言う迄もない。

〔発明の効果〕

以上詳述したようにこの発明によれば、可及的に回＃５
構成素子の削減すると共に装置を小型１９− 化することを可能とした良好なデジタルディスクプレー
ヤを提供することができる。

【図面の簡単な説明】

第１図はこの発明のｍｍされるデジタルディスクプレー
ヤ装置の概要を説明するために用いたブロック図、第２
図は第１図の装置に適用されるデジタルオーディオディ
スクの記録フォーマットを説明するために用いた図、第
３図乃至第５図は第２図の記録フォーマットのうちのサ
ブコードを説明するために用いた図、第６図はける第６
図に示された部分の構成を示す回路図である。 １１７・・・システムコントローラ、１２２ｇ・・・イ
ンターフェイス回路、１２２１・・・サブコード処理回
路、１２５・・・表示器、１１・・・誤り訂正回路、１
２・＝５ンダムアクセスメモリ（ｒｔＡＭ）。 １３・・・データ切換回路。 出願人代理人　　弁理士　鈴　江　武　彦２０−

Claims (1)

【特許請求の範囲】
1. °情報信号をデジタル化してなるデジタルデータ信号部
   に対して、前記情報信号に対応する表示データおよび該
   表示データ信号の誤シ訂正データでなる副情報信号の一
   部が副デジタルデータ信号として付加されて構成される
   １フレームのデジタル符号化信号が多数フレーム記録さ
   れるディスクから、前記デジタル符号化信号を読み出し
   た後、該デジタル符号化信号よシ前記表示データ訃よび
   誤シ訂正データを抽出し、前記抽出された表示データに
   対し誤シ訂正回路によシ誤シの検出ならびに訂正を施し
   て、前記表示データを表示器に表示可能としたデジタル
   ディスクプレーヤ装置において、前記表示器を制御する
   制御装置に対し、前記誤シ訂正回路の出力する該誤り訂
   正回路のステータス信号および前記表示データを多重化
   して転送する手段を具備してなることを特徴とするデジ
   タルディスクプレーヤ装置。