JPS58217499A - 薄膜の微細加工方法 - Google Patents

薄膜の微細加工方法

Info

Publication number
JPS58217499A
JPS58217499A JP9958482A JP9958482A JPS58217499A JP S58217499 A JPS58217499 A JP S58217499A JP 9958482 A JP9958482 A JP 9958482A JP 9958482 A JP9958482 A JP 9958482A JP S58217499 A JPS58217499 A JP S58217499A
Authority
JP
Japan
Prior art keywords
thin film
mask
film
substrate
microfabrication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9958482A
Other languages
English (en)
Inventor
Masakazu Shiozaki
塩崎 雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP9958482A priority Critical patent/JPS58217499A/ja
Publication of JPS58217499A publication Critical patent/JPS58217499A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 辷発明の技術分野〕 本発明は半導体薄膜に微細パターンを形成するための微
細加工方法シこ関す・る。
〔発明の技術的背景とその問題点〕
集積回路等の半導体デバイスにあっては、シリコン酸化
膜 (Si・Ox)等の被加工物に微細パターンを形成
するが、従来はこのような微細加工は写真触刻法(フォ
トエツチングプロセス)により行われることが多い。
第1図及び第2図は写真触刻法の例を示した説明図であ
ってシリコン基板1の上に形成された被加工膜2の上に
例えばポジ形のフォトレジスト3を塗布し、パターンと
して残したい部分を遮光部としたフォトマスク4を重ね
て紫外、腺5を当てると、紫外線の当った部分のフォト
レジスタは除外され、紫外線の当らない部分のフォトレ
ジストは残る。この状態で例えば化学的なウェットエツ
チングを行えば、残ったフォトレジストはエツチングマ
スクとなるので、第2図に示すようにフォトレジスト3
が残っている部分の被加工膜2はエツチングされずに残
り、パターンが形成される。
このようなフォトエツチングプロセスによる微細加工は
、フォトレジストの厚さによる紫外線の回折現象、レン
ズの収差、フォトマスクの密着不良、ウェットエツチン
グ時に多く発生するエツジテーパなどの影響により解像
限界が定まる0したがってパ声−ン間のスペースを狭く
することは困難であって現在用いられている最良のマス
クアジイナを用いても約1μmが限界となっており、高
集積化の妨げとなっている。
微細パターンを得る別の方法としては次の第3図及び@
4図に示すような方法が知られている。
第3図はシリコン窒化膜を利用する方法を示す説明図で
あって、まず第3図(a)のようにシリコン基板1の上
に被加工膜である多結晶シリコン膜6を化学反応を利用
して気相成長させるCVD(Ch6mical Vap
or Deposition )  法等により形成し
、全体を窒素雰囲気中に置いて薄いシリコン窒化膜7を
形成する′。次に第3図(b)のように微小メタ1.−
6ン・を設ける位置にシリコン窒化膜7の端が位置する
ように不要なシリコン窒化膜を除去し、この状態で全体
を酸化してシリコン酸化膜8を形成する。ところで、シ
リコン酸化膜8はシリコン窒化膜7の境界部では形成さ
れしこくいから、酸化膜の厚さをわずかに減少させる程
度の軽いエツチングを行えば第3図(C)に示すように
、シリコン゛窒化膜7の境界部で多結晶シリコン膜6が
微小部分9だけ露出する。この部分を利用してイオン注
入を行って多結晶シリコン膜6中にイオン注入部10を
設けたり開孔を行ったりすることができる。
第4図、はアルミニウムを利用する方法で第4図(a)
のように被加工膜2の上に厚いシリコン酸化膜(S 1
0! ) 11をまi)f;tfる。次に第4図(b)
のように微小パターンを設ける位置にシリコン酸化膜1
1の端が位If t、、しかもそのエツジが急峻な立上
りとなりしかもエツジテーパが発生しないスノ(ツタエ
ツチング等を行い、その上にアルミニウム層12を蒸着
法等により形成する。このとき、アルミニウムは急峻な
箇所には刺着しにくいので、シリコン酸化膜11は端部
の一部を露出することになる。この状態でシリコン酸化
膜11のエツチングを行うと、シリコン酸化膜11の一
部が後退し、第4図(C)に示すように被加工膜2が微
小部分13だけ露出するので、この部分13を通して不
純物拡散や開孔を行うことができる。
これらの方法は、1μm以下のバターニングが可能であ
るが、被加工材料が限定されでしまい、広い用途を持つ
ものではなく、制御も困難である。
また、不純物拡散に関しては第5図及び第6図のような
技術が知られている。
すなわち、拡散は基板面に垂直な方向のみでなく、横力
同圧も進行するため、例えば多結晶シリコンのゲート下
に拡散層が広がってMOS)ランジスタの特性を劣化さ
せることがあり、これを防止するためにゲートの側壁面
に拡散を妨げる物質ス会議への発表(IFJFJE C
H1708τ7)/13110000−0651.IE
DM p、’9.651)による方法を示した説明図、
であって、まず$5図(a)に示すように多結晶シリコ
ンによ゛るゲート21を基板22上に作成し、このゲー
ト21とマスクとしてn−イオンのイオン′注入を行う
。次に第5図(b)に示すように全体に二酸化珪素(S
ins)の層田をCVD法により0.45μmの厚さで
形成する。次にこれに基板面に垂直な方向のみに進行す
る非等方性エツチングである反応性イオンエツチング(
Reactiv6 Ion Etching :RIE
)を行うと、第5図(c)に示すように、ゲート2】の
両側壁面に810!の膜友が残る。この状態でn+イオ
ンの注入と再酸化を行うことにより第5図(d)のよう
に完成し、ゲート21とn+イオン注入領域5とは隔離
され、MOS)ラン、ジスタとしての特性を向上させる
ことができる0 第6図はT、5hibataらによる同会議への発表(
IEE CH1708−7AL10000−0647.
 IEDM81−p、 p647)による方法を示した
図であって、前述の第5図(a)におけるn−イオン注
入を省略した他は第5図(a)から第5図Cまでの工程
を行い、最後に多結晶シリコンのゲート26上及びその
両壁面に形成された3角形の5i(h膜27の外側にそ
れぞれ白金珪化物を形成してそれぞれゲート電極28G
、ソース電極288、ドレイン′電極28Dとしたもの
である。これにより拡散部29がゲート′電極28Gの
下に広がらず特性の向上が見られることが確認°されて
いる。゛ しかし、第5図及び第6図に示した方法はいずれも不純
物拡散に関する技術であって広い用途を持つものではな
い。
〔発明の目的〕
本発明は半導体装置に使用する薄膜に関し、配線パター
ニング、拡散、開孔などを各種の材料に対して0.1な
いし0.2μm程度の精度で行うことのできる微細加工
方法を提供することを目的とする。
〔発明の概要〕
本発明はマスク形成基準用薄膜をその噛面が垂直になる
ようにパターニングし、その上にマスク用薄膜を形成し
、非等方性エツチングによつ・Cマスク形成基準用薄膜
や、端部にのみマスク用薄j反を残し、さらにマスク形
成基準用薄膜を除去することによって所定厚の・、マス
クを得た後、この状’rpjJで拡散を行い、またとの
マスクをガイドとしてパターン″を形成するセル7アラ
インパター二ン′グ、さらにその後マスクを除去しゼ開
孔を行う微細加工方法であり、各種材料について0.1
〜0.2μmでの加工を可能にするものである。
〔発明の実施例〕
以下、図面を参照しながら本発明の一実施例を詳細に説
明する。
まず第7図に示すようにシリコン基板31を酸化炉を用
いて、例えば1000℃の酸素雰囲気中で熱酸化し、約
200OA’=の厚さの下地酸化膜32を形成する。こ
こでのシリコン基板は単結晶シリコン、多結晶シリ、コ
ンのいずれでもよく、下地酸化膜は女くてもよい。下地
膜を付ける場合には、酸化膜の他に窒化珪素#ツ(S 
L、N4) 、雪化チタン(TiN)などの窒化物の膜
、珪化モリブデン(Movie)、珪化タングステン(
WSix)、珪化チタン(TiSiりなどの珪化物の膜
、酸化で形成した酸化シリコン(S102)17)代り
に、CVD法により形成したSiOx膜でもよい。
次に第8図に示すように、マスク形成基準用薄膜として
多結晶シリコン層33を例えばCVD法により約1μm
形成し、最終加工位置とこの多結晶シリコン層33の端
部の位置が一致するようにパターニングする。このとき
多結晶シリコン層33の端面33aは基板面に対して垂
直でしかも端面が平面状になっていることが必要である
。このためノくターニングはエツチング液に浸漬1−る
ウェットエツチングはあまり適さず、プラズマエツチン
グ、スパッタエツチング等のドライエツチングやRIE
等の非等方性エツチングが望ましい。なお、RI F。
については後述する。
このマスク形成基準用薄膜としては、多結晶シリコンの
みでなく、窒化珪素(SiN) 、酸化珪素(S’l 
O* )  リンガラスやホウ素ガラスなどのガラス、
アルミニウムなどの金屑でもよいOこれらはシリコン基
板とのなじみ性などを考慮して任意に選択できるもので
ある。、。
多結晶シリコン層33のパターニング終了後、シリコン
基板31を酸化−を用いて例えば1000℃の酸素雰囲
気中で再び゛熱酸化し、最終マスク寸法にあたる所定厚
さ、例えば0.2μmの厚さをもつ熱績化被膜34を第
゛9図に示すfうに形成させるOこの膜はマスク用薄膜
となる0この膜は酸化膜のみでな(CVD法によって形
成した酸化珪素、多結晶シリコン、窒化珪素(S l、
N、)、金属などでもよく、°マスク形成基準用薄膜の
材料及び最終的な加工のtlM等により適宜選択すれば
よい。
次に第10図に示すように熱酸化被膜、34のエツチン
グを行う。この際のエツチングはシリコン基板:3(に
垂直な方向にのみ進行する非等方性エツチングでなけれ
ばならない0代表的な非等方性エッチレグとしては、反
応性イオンエツチグ(ReactiveI□n gtc
hing )が知られている。これは、被加工物を陰極
側として電界をかけた真空中にエツチング用ガスを満た
し高周波によるガスプラズマを発生させて被エツチング
面に供給することにより物理的に被エツチング物質をガ
スに反応させながら除去するもので、通常のウェットエ
ツチング、ドライエツチングのようにエツチングが全方
向に進むのではなく、電界をかけた方向にのみ進行する
という特徴がある。
実施例におけるRIEの条件は次の通りである。
(1)j:、ツチン′グ装置内の真空度  0.01〜
0.I Torr(2)印加電界          
0.1〜0.3W/crA(3)周波数       
   13.56MHz(4)エツチングガス 彼エツ
チング材料により異なる。
08IO:1(熱酸化膜含む)に対してはCF4と市の
混合物 0多結晶シリコンに対してはCFS、BrとC4!の混
合物0アルミニウムに対してはCclJ4とCAaの混
合物RIEによるエツチングは下地酸化膜32及び多結
晶シリコン層33上の熱酸化膜詞が除去できるまで行う
。このエツチングはシリ占ン基板に対し垂直々方向にし
か進行しないから多結晶シリコン層33の端面33aに
付着した熱酸化膜34はそのまま残ることになる。
次に熱酸化膜に囲ました多結晶シリコン層33を例えば
化学的ドライエツチング(Chemical DryE
tchlng :CDE)  法咳よ#)0.4 To
rrの真空雰r1.fl気中でCF4と01の混合ガス
のプラズマを発生させて除去すれば、第11図に示すよ
うな0.2μmの厚謄 さを持つマスク飴が完成したことになるeこのマスク3
5を利用して第12図のようにイオン注入36を行もた
り、第13図に示すように全体にヒ素ガラス層37を形
成し不純物拡散のマスクとして使用することができる。
不純物拡散法としてはイオン注入法の他にP o C1
sなどによる液体拡散源、BNなどによる固体拡散源、
ksflsなどによる気体拡散源を用いた方法のいずれ
もが使用可能であるが、マスク下部への・拡散を考慮す
ればイオン注入の場合に最も有効である。
またこのマスクパターンの仕切りとして使用し、〜必要
な薄膜を形成させることができる。
例えば第i4図はマスクの局面にアルミニウム膜38を
約0.8μm蒸着させた例である。アルミニウムは急峻
な立上りのある部分では付着しにくいため、アルミニウ
ム膜38はマスク35により仕切られるO またパターン形成のためにはアルミニウムのような導体
ばかシでなく各種の絶縁物も使゛用することができ、例
えばCVD法によシ各種の膜によるパターンを形成す″
ることかできる。
このよう表パターンの形成後マスク35を必要に応じて
除去し、てもよい。特にパ°ターン及びマスクが共に金
属である場合にはマスクは除去しておく必要がある。
さらに第15図に示すように、パターン形成後にマスク
を除去し、その除去した部分3gを利用して下地の基板
に開孔を行うことができる。
〔発明の効果〕
半尋体基板上にマスク形成基準用薄膜を形成する工程と
、このマスク形成基準用薄膜を端面が垂直になるように
パターニングする工程と、この上にマスク用薄膜を形成
する工程と、非等方性エツチングをマスク形成基準用薄
膜上面のマスク用薄膜が除去されるまで中4体基板に対
して垂直に進行させる工程と、マスク、形成基準用薄膜
の残部を除去して所定のマスクを残す工程と、このマス
クを使用して不純物拡散を行う工程からなる本発明の薄
膜の微細加工方法を、用いれば、従来困難であった14
m以下の微小部分にのみ不純物を拡散させることができ
゛る。特に不純物拡散がイオン注入、法によるときは、
最も拡散4′lt度を良くすることができる。
上記マスクを形成した後、そのマスク以外の場所に所要
の薄膜を形成する第2の発明にかかる薄膜の微細加工方
法を用いれば従来困難であった1μm以下の距離を隔て
たパターン形成が容易になる0 上記マスクを形成後、そのマスク以外の場所に所要の薄
膜を形成し、さらにマスクを除去して、そのマスクがあ
った部分に開孔を行う第3の発明にかかる薄膜の微細加
工方法を用いれば、従来困難であったが1μm以下の部
分に対する開口形成を容易に行うことができる。
これらの発明は各種材料に対して適用することができ、
最終完成品の要求特性に応じて最適な材料を選択するこ
とができるので、特性の向上歩留りの向上、信頼性の向
上などを図ることができる。
【図面の簡単な説明】
第1図及び第2図は従来の写真蝕刻法を示した説明図、
第3図はシリコン窒化膜を使用する従来の微細パターン
を形成する方法゛を示す説明図、第4図はアルミニウム
を利用した従来の微細パターンを形成する方法を示す説
明図、第5図及び第6図はRIE法を用いてゲート側面
に5jOz  を刺着させた例を示す説明図、第7図な
いじ第11図は本発明の主要部である微小マスクを作成
する方法を順を追って示した説明図、第12図はマスク
を用いてイオン注入を行う第1の発明にかかる方法を示
す説明図、第13図はマスクを用いて不純物拡散を行う
方法を示す説明図、第14図はマスクを用いてパターン
を形成する第2の発明にかかる方法を示す説明図、第1
5図はマスク除去後開孔を行う第3の発明にかかる方法
を示す説明図である。 1・・・基板、3・・・被加工、膜、4・・・フォトマ
スク、31・・・基板、32・・・下地酸化膜、33・
・・多結晶シリコン層、33a・・・端面、34・・:
、4熱酸化膜、35・・・マスク、36・・・イオン注
入、37;・・ヒ素ガラス、38・・・アルミニウム膜
、39・・・開口部。 第1図 第J閃        第4図 (a)              (a)(b)(b
) 2 第5図 (0) 1 「 ■ (b) (d) L)1 第7図 第9図 ′713 第11図 6 第1D図 5 第15図 第8図 3 第10図 第1Z図 川1i11i111 第14図

Claims (1)

  1. 【特許請求の範囲】 1、基板上にマスク形成基準用薄膜を形成する・工程と
    、 前記マスク形成基準用薄膜を、その端面が前記基板にほ
    ぼ垂直になり、かつ前記端面が所要のマスクの端面位置
    と一致するようにパターニングする工程と、 パターニング後の前記基板及び前記マスク形成基準用薄
    膜の全体咳、所定厚のマスク用薄膜を形成する工程と、 少なくとも前記マスク形成基準用薄膜側面に形成された
    前記マスク用薄膜を残して前記基板に対6して垂直に非
    等方性エツチングを進行させる工程と、 前記マスク形成基準用薄膜の残部をすべて除去して所定
    のマスクを形成する工程と、前記マスクを使用して不純
    物拡散を行う工程とからなる薄膜の微細加工方法。 2、基板が半導体基板である特許請求の範囲第1項記載
    の薄膜の微細加工方法。 3、半導体基板が単結晶シリコンである特許請求の範囲
    第2項記載の薄膜の微細加工方法04、基板が酸化膜8
    化膜、珪化膜からなる群のいずれかの層を有した半導体
    基板である特許請求の範囲第1項記載の薄膜の微細加工
    方法。 58半導体基板が酸化膜、窒化膜、珪化膜からなる群の
    いずれかの層を有した単結晶シリコンである特許請求の
    範囲第2項記載の薄膜の微細加工方法。 6、マスク形成基準用薄膜が多結晶シリコンである特許
    請求の範囲第1項ないし第5項記載の薄膜の微細加工方
    法。 7、マスク形成基準用薄膜が窒化珪素である特許請求の
    範囲第1項ないし第5項記載の薄膜の微細加工方法。 8、マスク形成基準用薄膜がガラスである特許請求の範
    囲第1項ないし第5項記載の薄膜の微、rtl+加工方
    法。 9、マスク形成基準用薄膜が金属膜である特許請求の範
    囲第1項ないし第5項記載の薄膜の微細加工方法。 肛マスク用薄膜が熱酸化膜である特許請求の範囲8A1
    項ないし第9項記載の薄膜の微細加工方法0 ■、マスク用薄膜が化学気相成長させた二酸化珪素であ
    る特許請求の範囲第1項ないし第9項記載の薄膜の微細
    加工方法。 12、マスーク用、#峡が多結晶シリコン′セある特許
    6N加工方法。 13、マスク用薄膜が窒化珪素である特許請求の範囲第
    1項ないし第9項記載の薄膜の微細加工方法・0゜ 14、マスク用薄膜が金属!ある特許請求の範囲第1項
    ないし第9項記載の薄膜の微細加工方法。 δ、不不純物散散方法イオン注入法である特許請求の範
    囲第1項ないし第14項記載の薄膜の微itt+加工方
    法。 b、基板上にマスク形成基準用薄膜を形成する工程と、 前記マスク形成基準用薄膜を、その端面が前記基板にほ
    ぼ垂直になり、かつ前記i4面が所要のマスクの端面位
    置と一致す芯ようにパターニングする工程と、 バターニング極後の前記基板及び前記マスク形成基準用
    薄膜の全体に所定厚のマスク用薄膜を形成する工程と、 少なくとも前記マスク形成基準用薄膜側面に形成された
    前記マスク用薄膜を残して前記基板に対して垂直に非等
    方性エツチングを進行させる工程と、 前記マスク形成基準用薄膜の残部をすべて除去して所定
    のマスクを形成する工程と、前記マスク以外の場所に所
    要の薄膜を形成する工程とからなる薄膜の微細加工方法
    。 17、基板が半導体基板である特許請求の範囲第16項
    記載の薄膜の微細加工方法。 B、半導体基板が単結晶シリコンである特許請求の範囲
    第17項記載の薄膜の微細加工方法019、基板が酸化
    膜、窒化膜、珪化膜からな4群のいずれかの層を有した
    半導体基板である特許請求の範囲第16項記載の薄膜の
    微細加工方法C・・阻生導体基板が酸化膜、窒化膜、珪
    化膜からなる群のいずれかの層を有した鎖結晶シリコン
    である特許請求の範囲第17項記載の薄膜の微細加工方
    法0 21、マスク形成基準用薄膜が多結晶シリコンである特
    許請求の範囲第16項ないし@20項記載の薄膜の微細
    加工方法。72. 22、マスク形成基準用薄膜が窒化珪素である特許請求
    の範囲第16項4いし濃側項記載?薄膜の微細加工方法
    0  ゛ 囚、・マスク形成基準用薄膜がガラスである特許請求の
    範囲第16項ないし車側項記載の薄膜の記載方法。 冴、マスク形成基準用薄膜が金属膜である特許請求の範
    +7−il第16項ないし濃側項記載の薄膜の微細加工
    方法。 25、マスク用薄膜が熱酸化膜である特許請求の範囲第
    16項ないし第詞項記載の薄膜の微細加工方法0 々、マスク用薄膜が化学気相成長させた二酸化珪素であ
    る特許請求の範囲第16項ないし温潤項記載の微細加工
    方法。 27、マスク用薄膜が多結晶シリコンである特許請求の
    範囲第16項ないし第屑項記載の薄膜の微細加工方法e 28、マスク用薄膜が窒化珪素である特許請求の範囲第
    16項ないし温潤項記載の薄膜の微細加工方法0 29、マスク用薄膜が金属である特許請求の範囲第16
    項ないし温潤項記載の薄膜の微細加工方法030、基板
    上にマスク形成基準用薄膜を形成する工程と。 前記マスク形成基準用薄膜を、その端面が前記基板にほ
    ぼ垂直になシ、かつ前記端面が所要のマスクの端面位置
    と一致するようにパターニングする工程と、 パターニング後の前記基板及び前記マスク形成基準用薄
    膜の全体に所定厚のマスク用薄膜を形成する工程と、 少なくとも前記マスク形成基準用薄膜側面に形成された
    前記マスク用薄膜を残して前記半導体基板に対して垂直
    に非等方性エツチングを進行させる工程と、 前記マスク形成基準用薄膜の残部をすべて除去して所定
    のマスクを形成する工程と、前記マスク以外の場所に所
    要の薄膜を形成する工程と、 前記マスクを除去して前記所要の薄膜をパターニングす
    る工程仁、 パターニングさ゛れた前記所要の薄膜をマスクどし、て
    該薄膜下の層に開孔を行う工程とからなる薄膜、の微細
    加工方法。 31、基板が半導体である特許請求の範囲第30項記載
    の薄膜の微細加工方法d 32、半導体基板が単結晶シリコンである特許請求の範
    囲第31項記載の薄膜の微細加工方法。 33、基板が酸化膜、窒化膜、珪化膜からなる群のいず
    れかの層を有した半導体基板である特許請求の範囲第3
    0項記載の薄膜の微細加工方法。 34、半導体基板が酸化膜、窒化膜、珪化膜からなる群
    のいずれかの層を有した単結晶シリコンである特許請求
    の範囲第31項記載の薄膜の微細加工方法。 35、マスク形成基準用薄膜が多結晶シリコンである特
    許請求の範囲第1項外いし第34項記載の薄膜の微細加
    工方法。 あ、マスク形成基準用薄膜が窒化珪素である特許請求の
    範囲第1項ないし第34項記載の薄膜の微細加工方法。 又マスク形成基準用薄膜がガラスである特許請求の範囲
    第30項ないし第34項記載の薄膜の記載方法。 あ、マスク形成基準用薄膜が金属膜である特許請求の範
    囲第刃項ないし第34項記載の薄膜の微細加工方法。 39、マスク用薄膜が熱酸化膜である特許請求の範囲第
    30項ないし第38項記載の薄膜の微細加工方法0 40、マスク用薄膜が化春気相成長させた二酸化珪素で
    ある特許請求の範囲第(支)項ないし第;う8項記載の
    薄膜の微細加工方法。 41、マスク用薄膜が多結晶シリコンである特許請求の
    範囲第30項ないし第38項記載の薄膜の微細加工方法
    。 42、マスク用薄膜が窒化珪素である特許請求の範囲第
    30項ないし第あ項記載の薄膜の微細加工方法0 43、マスク用薄膜が金属である特許請求の範囲第30
    項ないし第あ項叩載の薄膜の微細加工方法。
JP9958482A 1982-06-10 1982-06-10 薄膜の微細加工方法 Pending JPS58217499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9958482A JPS58217499A (ja) 1982-06-10 1982-06-10 薄膜の微細加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9958482A JPS58217499A (ja) 1982-06-10 1982-06-10 薄膜の微細加工方法

Publications (1)

Publication Number Publication Date
JPS58217499A true JPS58217499A (ja) 1983-12-17

Family

ID=14251143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9958482A Pending JPS58217499A (ja) 1982-06-10 1982-06-10 薄膜の微細加工方法

Country Status (1)

Country Link
JP (1) JPS58217499A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177318A (ja) * 1988-12-27 1990-07-10 Nec Corp 半導体装置の製造方法
JP2008540070A (ja) * 2005-04-29 2008-11-20 ユニバーシティー オブ ロチェスター 超薄多孔質ナノスケール膜、その製造方法および使用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566450A (en) * 1979-06-28 1981-01-23 Ibm Method of forming embedded oxide isolating region
JPS56112734A (en) * 1980-02-12 1981-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of infinitesimal pattern
JPS57130431A (en) * 1981-02-06 1982-08-12 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566450A (en) * 1979-06-28 1981-01-23 Ibm Method of forming embedded oxide isolating region
JPS56112734A (en) * 1980-02-12 1981-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of infinitesimal pattern
JPS57130431A (en) * 1981-02-06 1982-08-12 Fujitsu Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177318A (ja) * 1988-12-27 1990-07-10 Nec Corp 半導体装置の製造方法
JP2008540070A (ja) * 2005-04-29 2008-11-20 ユニバーシティー オブ ロチェスター 超薄多孔質ナノスケール膜、その製造方法および使用

Similar Documents

Publication Publication Date Title
US4287661A (en) Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation
US4645562A (en) Double layer photoresist technique for side-wall profile control in plasma etching processes
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4956314A (en) Differential etching of silicon nitride
JPH0358173B2 (ja)
JPS624867B2 (ja)
GB2140619A (en) Fabrication of fet's
US5087322A (en) Selective metallization for high temperature semiconductors
US4551907A (en) Process for fabricating a semiconductor device
JPH0543287B2 (ja)
JPS594057A (ja) コンタクトホ−ル形成方法
US5114871A (en) Manufacturing diamond electronic devices
US4587709A (en) Method of making short channel IGFET
KR19980033934A (ko) 이중 게이트 구조의 반도체 소자 제조 방법
US5319231A (en) Insulated gate semiconductor device having an elevated plateau like portion
JPS58217499A (ja) 薄膜の微細加工方法
US6372615B2 (en) MOSFET and fabrication method thereof
EP0066675B1 (en) Processes for the fabrication of field effect transistors
JPS6161268B2 (ja)
JPS6252934A (ja) 選択マスク形成法
KR20030095446A (ko) 반도체 소자의 제조방법
JP2705187B2 (ja) 半導体素子製造方法
KR20010045138A (ko) 반도체 장치 제조방법
JPH09181077A (ja) 半導体装置およびその製造方法
KR20030000662A (ko) 반도체 소자의 트랜지스터 제조 방법