JPS582156Y2 - スイツチング素子のｄｉ／ｄｔ抑制装置

Info

【考案の詳細な説明】本考案は、スイッチング素子用ｄｉ／ｄｔ低減装置に関
するもので、特にスイッチング素子と並設されるコンデ
ンサの放電電流をスイッチング素子と直列のりアクドル
を通して流すことにより転流時の電流変化度（ｄｉ／ｄ
ｔ）を低減するようにしたものである。

サイリスク（自己消弧形を含む）やトランジスタのスイ
ッチング素子を用いたインバータ若しくはチョッパ回路
で常に問題となるのは、転流時の電流変化度（ｄｉ／ｄ
ｔ）並びに電圧変化度（ｄｖ／ｄｔ）である。

それはｄｉ／ｄｔ、ｄｖ／ｄｔが大きいと、スイッ
チング素子の転流能力を低下させ、その素子の能力を十
分に発揮できず、その上スイッチング時の損失を大きく
するからである。

第１図に従来のインバータ回路の例を示したので、以下
これについて説明する。

図中Ｇはスイッチング素子で自己消弧形のサイリスクを
用いた場合の実施例であり、これはコイルＬと直列であ
る。

図中Ｒは抵抗、Ｃはコンデンサであり、このＲ，Ｃはサ
イリスタＧとの並列である。

′抵抗Ｒは、整流器りと並列である。第１図の回路を例
えば２組組合せてインバータ回路が構成されるが、この
インバータ回路におけるコイルＬは、サイリスタＧがオ
ン動作し負荷電流が流れる時にｄｉ／ｄｔを抑制する作
用をする。

又、整流器Ｄ１コンデンサＣは、サイリスタＧがオフ動
作した時にｄｖ／ｄｔを抑制する作用をする。

抵抗Ｒは、す、イリスタＧが次にオン動作した時に、そ
れ迄充電されていたコンデンサＣからの放電電流を制限
する作用をする。

第１図の如き回路にてインバータ回路を構成すると、抵
抗Ｒの値は、次のスイッチング動作に備えるためコンデ
ンサＣの放電をできるだけ早くさせねばならないので、
できるだけ小さい数値とすることが必要である。

しかし、そのようにすると、コンデンサＣの放電による
ｄｉ／ｄｔがスイッチング素子に大きく影響する
ところとなり、場合によって、ｄｉ／ｄｔ抑制のため新
たに抵抗Ｒにリアクタンスをもたせるとか、抵抗Ｒと直
列にコイルを接続する等の対策を構じなければならない
。

しかし、このような対策を実施すると、回路の構成をむ
やみと複雑にするので、好ましくない。

本考案は、この問題の解決策として、コンデンサの放電
を、サイリスクと直列のコイルを通るようにしたことを
特徴とするものである。

以下に本考案を実施例により説明する。

第２図は、本考案により改良したインパーク回路の要部
を示す。

この回路は、サイリスタＧと直列のコイルＬが、抵抗Ｒ
と並列であり、両者は整流器りで短絡されている。

抵抗Ｒは、コンデンサＣと直列である。

従がって、コンデンサＣの放電は、必らずコイルＬを通
して放電されるところとなり、放電電流の立上がりは、
コイルＬによって制限され、ｄｉ／ｄｉが低減される。

このため抵抗Ｈの値を小さくすることができて放電を早
くすることができる。

又、本考案の回路構成の場合、ｄｖ／ｄｔの値は第１図
の回路と変りないが、コイルＬにたくわえられたエネル
ギの一部は、Ｌ）Ｄ−＋Ｒの経路で循環するため、コン
デンサ電圧がほぼ直流電圧でおさえられ、サイリスタＧ
に高い電圧が印加されることがなく、回路並びに素子の
安全性が著るしく向上する。

さらに、本考案によれば、抵抗Ｈの一端が線路Ｐ、Ｎに
接続され同電位になるため、特に多相インバータの場合
には各相−活にまとめることができ、配線が極めて簡単
にできる。

上記の如くであり、本考案によれば、回路の構成が簡単
で、サイリスクの安全性が向上する上に、ｄＩ／ｄｔが
低減されるので、サイリスクの転流時の負担を低下させ
、当該素子の能力を十分に発揮させることができると共
に、スイッチング時の損失を低下させられるのである。

なお、上記の実施例は、インパークについてのみ示した
が、本考案は、サイリスクと直列のコイルを有する限り
、チョッパにも同様に実施でき、更にはトランジスタの
場合でも同様の作用効果を得ることができるのである。

【図面の簡単な説明】

第１図は従来のインバータ回路の要部を示す回路構成図
、第２図は本考案−実施例を示すインバータ回路の要部
回路図である。Ｃ・・・スイッチング素子、Ｌ・・・コイル、Ｄ・・・
整流器、Ｒ・・・抵抗。

【実用新案登録請求の範囲】