JPS58213346A - プログラム置換回路 - Google Patents
プログラム置換回路Info
- Publication number
- JPS58213346A JPS58213346A JP57095700A JP9570082A JPS58213346A JP S58213346 A JPS58213346 A JP S58213346A JP 57095700 A JP57095700 A JP 57095700A JP 9570082 A JP9570082 A JP 9570082A JP S58213346 A JPS58213346 A JP S58213346A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- replacement
- circuit
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
このrt明は、11)M(リ−1・・Aンリ−・メしり
)に記憶されl(/’U1グンムを 部他ど置換して太
(夏さぜるよ−)にしにプ11ゲノム置換回路に関する
、。 般1J、ンイク■1ンヒS−夕にJ3い−(番よぞの用
途が限定されることが多いlこめ、確定したlNi1ゲ
ノムをROM 1.:記憶して固定化りることが多い。 しIこか−)(このようなマイクロ=1ンビL−タを用
いL場合、7111グソムのうらの 部/、:*jを幽
さかえ(実打づることはeきヂ、特に、Iミュ“レージ
」ンあるいはデパック作業等を行う際には大公な小便を
被ることがありlこ、。 この光明はL記大情に鑑み(なされたもの(・あり、R
OMに記憶された/ログツムの 部を他の所tIJの/
°1)ゲノムと容易に置換
)に記憶されl(/’U1グンムを 部他ど置換して太
(夏さぜるよ−)にしにプ11ゲノム置換回路に関する
、。 般1J、ンイク■1ンヒS−夕にJ3い−(番よぞの用
途が限定されることが多いlこめ、確定したlNi1ゲ
ノムをROM 1.:記憶して固定化りることが多い。 しIこか−)(このようなマイクロ=1ンビL−タを用
いL場合、7111グソムのうらの 部/、:*jを幽
さかえ(実打づることはeきヂ、特に、Iミュ“レージ
」ンあるいはデパック作業等を行う際には大公な小便を
被ることがありlこ、。 この光明はL記大情に鑑み(なされたもの(・あり、R
OMに記憶された/ログツムの 部を他の所tIJの/
°1)ゲノムと容易に置換
【−さるようにしく、ンイク
1,11ンビ1−タ等にa3 GJるデパック、■−ミ
lレージ」ンn業等の能率化をしするゾ[1ゲノム置換
回路を提供することを目的どりる。 りなわらこのブを明は、ブ11グフムメtりに記憶され
た11グフムの 部に対応4る他の内容の)′1−1グ
ラムを記憶づる置換f [,1グノムメしりを設(11
記Iミjレージ」ン、1ハソー〕f1栗でノLJ関連し
所望の箇所でソ”11グラムメしりに記憶された11−
1クンムから置J#!111クノムメしり(、−記tI
x c’μ)、70グラムに自動的に切換え、この部分
(′)′11ゲノムの置換を行うよ)にしたもの(゛あ
り 具体的にはプログラムメ七りに記憶されI、ニブL
Iグラムの所望薗換部分1J相当りる))トレスを適宜
1本ノ′1−レス指定手段を用い−Ct?ツ]・し、該
ヒツトし、lこノノルスとl記プL]グ−ラムメしり(
こ6己憶され1.)11クノムの読出しのlこダ)に順
次指定されるアドレスとを逐次比較して、双方の17ド
レスが一致しt= m合にブログフムの読出し対象を−
F記11−1グツ11メしりから置換1【1グノムメし
りに 簡約に移(1さt!イ。 ようにしたしのである。これk」、す、)”[lゲノム
はあlごかし711クフムメLりのム【4憶内合の 部
分が占きかえられたよ′うに実行される。。 以l・、この弁明(Jかかるf INクツ13置換回路
を添付図面に示J実施例(ごし、IJかつ(詳細に説明
りる。 第1図にこの発明kかかるノ′11ゲノム薗換回路庖員
えI、ンイク11−1ンヒ1−タシスノムの 部禍成を
示i1゜ 第1図におい(中央処即装置(1スI−Cl’ jJと
いう)10、ノ′トレスj]−夕20、プ11グノムメ
tす330は 般的なフィル111ンヒL−タシスlム
の構成東& (−あり、これらにこの光用にかかるグ1
−1ゲノム置換回路の構成東系C″ある買換用アドレス
指定回路40.7トレスlヒ較回路50、アクしス制御
部60 Jiよび置換用レジスタ70がそれぞれ17−
タバスD B、−lント1j−ルバス0]3、ア1−レ
スバスへ[3を介しく適宜接続されている。 CPUl0Gま図示しない演斡回路、レジスタ、制御回
路等から構成され、通7Gi”L/’ IfグフムメL
す;30から与えられたブ【」ゲノムに基づいて順次各
種I゛−タ処理を実行する。プ[−1グラムメ七りζ3
0は不揮発性の半導体ROMであり、該メしり30には
<: P u 10に所定の動作を(Jわける!、τめ
の適宜むプ[Jグラムが後述づる態様(・予め記憶され
Cいる。メトレス7’、 ::、+−ダ20はC))
Lノコ0から1ンl−1,”I−ルハス013を介しく
送I)れ(さt=1>10−ル仁号、Jj J:ひ)l
ドレスハス△(3をI’i t、 (送られてさた続出
し7アトレス信号に基゛)さ、ノ■タラムメモリ30の
読出しノアドし・ス指定イ6>4を形成し、これを/■
グラ18メtすJ30のノ′1〜レスQ’A fに適官
印ハ0づることにより、1(1グノムメし1」J30の
読出し制御を(1うbの(ある、、Iごたし、後述りる
?クセス制御部60から読出し禁If It: k’s
NAが出力され、これをこの]′[−レス11 ダ20
が受tj /、: 1M合には、該71−シ・スT、J
−ダ20トニよるグ1」グンムメしり30の続出し一制
御i、L禁11される。 置換用’tlドレス指定回路40は1日りi IsメL
す30に記憶された−、1 [IJ’J 7ムノー)#
J ’17 m 4 Ph望りる1[1グラl\部分の
初tvJ )′l〜し・ス(以1・置換I′ドレスとい
う)を指定するしのて・あり、後述づる置換を一トを実
11づる際にt−ボート等庖介しくオペレータも−より
[配置換71−レスが適宜指定。きれ、該置換)′トし
・スペアドレス比較回路!+ 01J、 jJしC出t
+ L、 、同[+)(ここれ4保4.’l t、 (
いる1、勿論1す:望ど・する置換ツノ1−レスを適宜
なスr 7−f r[υを用い(lI′t I& It
i定した後、該指定内合をレジスタ(J保h5きt!(
Jiく構l戊どしくbJ、い1.ノlドレス比較回路5
0は置換し−I〜を小り))ドレス比較イネ−fル(、
τtj L NかAベレ−タの操作により適宜印加され
Lどきにのみ、イの紡f(か能動と4にす、置換用〕′
1−レス指定回路40 、J、り受入しIご1記置換ツ
ノドレスと、01)()10から受入しlこ/1」グノ
ムメしり30読出し用のメトレスとべ比較し、これらか
致しj、:際、ぞの旨を小す適宜な)7ドレス 致1
6号l△を〆りしス制御部60に印加するよう動作する
。ノl//L!スシリ御部60は″1ント【]]1−ル
ハスOEをl”t L < CP Ll ’10から所
定の1ント11−ル仁号か加λ、られ−(い−C1か)
1記ノ11〜レス比較回路50がらノlドレス一致イパ
号[△が加えられた場合に萌述した跣出し禁+) Is
’4 N△を11〜レスJ]−ダ20に加え−(該ア
ドレスデー1−グ20(こよる/[1グノムメtす;3
0の読出し制御を禁111Jるどとしに、置換用レジス
タ70に設定されたデータを続出1ようIJJ ftす
る4、買換用レジスタ70は)′11クンムメしり30
fこi1憶さ4I/、 ’/ nブ/l、の部分と置
換しく実行づるノ°11グtl\を記憶、31461こ
めのしの(あり、ぞの6己憶/li人は鳥 小 1−告
を介しくAベレー=−タ(こ、Lり記憶させるh?人、
適宜<iスギ211段を用いC1+接指定b1;憶さl
! <l LJ法等がある、1 次に、第1図に小し、Iご実施例の貝14勅f1例を第
2図を参照しくiがら一1明づる1、l−にし1、第2
図(a )はプL1グラムメ七り30の記憶ツーノルを
図式的に示したbの(−ある1、この際、)゛11クノ
ムメtす30のノ■に記しkOil、・・・、kd、・
、(klp)a、・・・はブ[1グラムメしりζ30に
お(〕る各δd憶領域に相当する番地を慈味しノ、ぞ(
ItねO番地、・・・、k番地、・・・、k+p番地、
・・・に対応りる4、まlJ、11地分に相当りる8記
憶領域に(ま機械f+fj 6+1令に対応するピッl
= l1111が記憶されているとづる1゜はじめにゾ
ロゲノム置換を所望し4fいJM l/’+の通常の動
作につい(説明する。口の場合、]′トレス比較回路5
0には前記71−レス比較rネ ノル(、;j−41’
N II−加えられないため、メトレス比較回路bO
i、L能動状砿どならヂ1、i)りしス制御部60にμ
ノ′1・し・J、 致1,1号)△か印加され/、jい
、、L/、:か)(、ノックeス制御部60 /)日)
は前記読出し禁11イt、シ4 N△かノlトレスノ
1−タ2()に7・1(ノー(加えられヂ、/’l・レ
ス7−」−夕2(目よc l) u 10か’:> h
llλられたノ′ド1ノスpH+、tつい【順次1li
tグツ18メ(す30の続出(〕制御を11う1.これ
により、10グノムメしり30からtよY記憶さ11
/ご所定の7′11クラ11が第2図(a )に示しl
こ矢印Aの順序にしたが−)(逐次(’、 l” tl
10に取り込まれる、。 次に置換モードを実ゼゴする場合の動作につい(説明づ
る。第2図(b)は置換用レジスタ5)0の記憶j−フ
ル含図式的に小したしの(−あり、斜線を施し!、一部
分には11」クラムメしり3()に記憶された11ゲノ
ムの・うら、k番地のka/Jllうに+p番地(kl
p)ak−相当りる部分のf11ゲノムと置換しく実?
■するブ[]グラムがAベレータの操作によりrめ記憶
されている。また置換用アドレス指定回路40には、置
換アドレスこの場合はtl地に相当りるアドレスにり・
1応りるヒツト列がAベレ−タ1より適宜ヒツトされ、
同時に保)、llされ(いる9、まIど1./ (−ル
ス比較回路50には前記〕′ルス比較イネーfル4ic
しI Nか加λら1し ノ′1しべ比較回路5’0は能
動状態となり、帛11.1置挨用ツノ1し・ス指定回路
40より受入し、j、1ムt!l!?換ノ′1−レスと
CP tJ 10から受人しIこノ゛1】タンムメしり
(シ0′ 読出し用の/1−レスどの比較かt
lわれる1゜まヂ、第2図(a )の矢印[3で小した
スIソlにおいて、アドレス比較回路60にJ、す、(
: I) l110の指定した10グフムメ七りS30
講出]−・川の/’ l” L’ス(この場合、0番地
Oa乃′ck I 1k 1m(m−1)a)と、
置換用アドレス指定回路/10に【!ットされIこノア
1〜レス(Jの揚百に番地に、1)との比較が1プIJ
グレム実行するSとに逐次(1#)れるか、双1」のノ
ア1〜レスか 致し4シいI、め、I’ i t。 ス 致化シシ1−△(,1)′りしス制御部(30←−
加えられない1.このため、))クレス制御部60は置
換用レジスタ70かlうのブElグラム読出し、を禁1
1りるとどしに、ノアトレスJ゛1− グ:、、’ (
’) +、女−j k、 −(i売出[7禁+l(、、
号N△を加える動作は行わない1.この結束、11〜し
・スl 1−ダ20に、 J、リノ(1グツlいメLす
;30からの読出し制御がCI)jJ 10 +、:印
加されl、−ノ!トし・ス((−のJM I’I O番
地Oa/′J’t’k ’1番地(k 1 ) a
) l−、L/ IQ /J〜)て順次(JわFする
。 次番、二、に I) 1110の指定・Iるノ11クノ
ムメしりS30訛出し川のノ′トレスかに番地kaど4
1つlコ場合、C: )’ jJ1()に11.るノ′
1−」グフムメtすζ30続出し用の77ドレス(この
場合に番地ka)と冒’IA 用’/’ F’ Lノス
指γ回路4()(こeツトされたアドレス(k番地kd
)との比較か(1われ、Crtら双りの/′l−レスが
致づるlJめ、)Jドレス比較回路50 /)1 tう
アドレス 致(II >j I△か出力されこのアドレ
ス 致(B N;(、へ4.L ]’りeス制御部60
に加えられれる。これにJ、す、ノIりしス制御部60
は/ト1ノス1−1−タ20に読出し禁11信号N△を
印加りるどとb 1.1、置換用し・ジスタフ0に設定
されlこ7+1ゲノムJ−タを続出づよう動作づる1、
この結果、ノlドレスj1 タ20による11」グノム
メしり30からの−売出し制御I jJ ti 1)
rt 4’、CP LJ 10 (7) irk 出シ
対’14カ置換用レジスタ70に移Lx シ、置換用レ
シスタ701−記憶さねノこf1’lクツL、 t
−タト呈)い(7■グンムが実を丁されることになる、
1置換用レジスタ70からの1す1定の)!トレス読出
しがH’r t ルと、(、’; t)tj 10G、
L ’l > l l’l −ルハi。 0136介し7()′りt2ス制鉛部00番J、rλ出
(、禁11イ。 号NA庖解除づるだ的の−Jント「1−ル1呂シ」を′
ツバこれにより〆りLX制罪部(10/J日)出ノl
t> 1+、 (いIこ請出し禁111占シ:(よ解除
され、CI’ tl 1 t)の読出し≧・1象は内ひ
711グノムメ[す;(01j移11t、 、 lス後
、0+〕u 1(’)の指定しl、二ツノ(−レス4.
−L、 /こ/+\I(1[1グノムメしり30 /J
目)のf I−1クツ11読出[かtJわれる。。 すなわら、この場合置換り、 −1” L−あい(、に
1)tlloによる読出しは第2図(a>、(b)G
、二車しlご矢印13、Ii、+3” の11111序
にし7I、二か−)(+1わ1する。 なお、1述した実施例の各槙成* * 4Jl =+、
、機11機台1Lできるものぐあれば、いかなる1コの
庖用い【しよい。特に劇換用)′トし・ス指定回路40
.および置換用レジスタ70は[記実施例にJ−5い(
記惚内?すかイベレ タの操伯(1、り適宜切換乙l゛
)れろ()のとし5(説明り、、、 /、か、あト)/
IIしめrJI:tlk内f5 /ノ\固゛疋的tj
、、ff正さ(しるしのを用い(bJ、い、。 以1説明し1.I J、 ’tに、この弁明にかかるゾ
11ゲノム置換回路(5,よれば、1りOMの記憶内容
を占さlI′1さJ’i、、該ROM G、記憶され/
、lI”lクノムの&1を他のIIJi望の7【jぐI
ツノ、と6鷺(]1d襖(・さる」。 −、) kJシ/−ことから、/(り++ 、+ ンピ
L−タ’S fw Jjい(、I−ハック、■ミルシー
シー42作家等が大幅に能率化される。
1,11ンビ1−タ等にa3 GJるデパック、■−ミ
lレージ」ンn業等の能率化をしするゾ[1ゲノム置換
回路を提供することを目的どりる。 りなわらこのブを明は、ブ11グフムメtりに記憶され
た11グフムの 部に対応4る他の内容の)′1−1グ
ラムを記憶づる置換f [,1グノムメしりを設(11
記Iミjレージ」ン、1ハソー〕f1栗でノLJ関連し
所望の箇所でソ”11グラムメしりに記憶された11−
1クンムから置J#!111クノムメしり(、−記tI
x c’μ)、70グラムに自動的に切換え、この部分
(′)′11ゲノムの置換を行うよ)にしたもの(゛あ
り 具体的にはプログラムメ七りに記憶されI、ニブL
Iグラムの所望薗換部分1J相当りる))トレスを適宜
1本ノ′1−レス指定手段を用い−Ct?ツ]・し、該
ヒツトし、lこノノルスとl記プL]グ−ラムメしり(
こ6己憶され1.)11クノムの読出しのlこダ)に順
次指定されるアドレスとを逐次比較して、双方の17ド
レスが一致しt= m合にブログフムの読出し対象を−
F記11−1グツ11メしりから置換1【1グノムメし
りに 簡約に移(1さt!イ。 ようにしたしのである。これk」、す、)”[lゲノム
はあlごかし711クフムメLりのム【4憶内合の 部
分が占きかえられたよ′うに実行される。。 以l・、この弁明(Jかかるf INクツ13置換回路
を添付図面に示J実施例(ごし、IJかつ(詳細に説明
りる。 第1図にこの発明kかかるノ′11ゲノム薗換回路庖員
えI、ンイク11−1ンヒ1−タシスノムの 部禍成を
示i1゜ 第1図におい(中央処即装置(1スI−Cl’ jJと
いう)10、ノ′トレスj]−夕20、プ11グノムメ
tす330は 般的なフィル111ンヒL−タシスlム
の構成東& (−あり、これらにこの光用にかかるグ1
−1ゲノム置換回路の構成東系C″ある買換用アドレス
指定回路40.7トレスlヒ較回路50、アクしス制御
部60 Jiよび置換用レジスタ70がそれぞれ17−
タバスD B、−lント1j−ルバス0]3、ア1−レ
スバスへ[3を介しく適宜接続されている。 CPUl0Gま図示しない演斡回路、レジスタ、制御回
路等から構成され、通7Gi”L/’ IfグフムメL
す;30から与えられたブ【」ゲノムに基づいて順次各
種I゛−タ処理を実行する。プ[−1グラムメ七りζ3
0は不揮発性の半導体ROMであり、該メしり30には
<: P u 10に所定の動作を(Jわける!、τめ
の適宜むプ[Jグラムが後述づる態様(・予め記憶され
Cいる。メトレス7’、 ::、+−ダ20はC))
Lノコ0から1ンl−1,”I−ルハス013を介しく
送I)れ(さt=1>10−ル仁号、Jj J:ひ)l
ドレスハス△(3をI’i t、 (送られてさた続出
し7アトレス信号に基゛)さ、ノ■タラムメモリ30の
読出しノアドし・ス指定イ6>4を形成し、これを/■
グラ18メtすJ30のノ′1〜レスQ’A fに適官
印ハ0づることにより、1(1グノムメし1」J30の
読出し制御を(1うbの(ある、、Iごたし、後述りる
?クセス制御部60から読出し禁If It: k’s
NAが出力され、これをこの]′[−レス11 ダ20
が受tj /、: 1M合には、該71−シ・スT、J
−ダ20トニよるグ1」グンムメしり30の続出し一制
御i、L禁11される。 置換用’tlドレス指定回路40は1日りi IsメL
す30に記憶された−、1 [IJ’J 7ムノー)#
J ’17 m 4 Ph望りる1[1グラl\部分の
初tvJ )′l〜し・ス(以1・置換I′ドレスとい
う)を指定するしのて・あり、後述づる置換を一トを実
11づる際にt−ボート等庖介しくオペレータも−より
[配置換71−レスが適宜指定。きれ、該置換)′トし
・スペアドレス比較回路!+ 01J、 jJしC出t
+ L、 、同[+)(ここれ4保4.’l t、 (
いる1、勿論1す:望ど・する置換ツノ1−レスを適宜
なスr 7−f r[υを用い(lI′t I& It
i定した後、該指定内合をレジスタ(J保h5きt!(
Jiく構l戊どしくbJ、い1.ノlドレス比較回路5
0は置換し−I〜を小り))ドレス比較イネ−fル(、
τtj L NかAベレ−タの操作により適宜印加され
Lどきにのみ、イの紡f(か能動と4にす、置換用〕′
1−レス指定回路40 、J、り受入しIご1記置換ツ
ノドレスと、01)()10から受入しlこ/1」グノ
ムメしり30読出し用のメトレスとべ比較し、これらか
致しj、:際、ぞの旨を小す適宜な)7ドレス 致1
6号l△を〆りしス制御部60に印加するよう動作する
。ノl//L!スシリ御部60は″1ント【]]1−ル
ハスOEをl”t L < CP Ll ’10から所
定の1ント11−ル仁号か加λ、られ−(い−C1か)
1記ノ11〜レス比較回路50がらノlドレス一致イパ
号[△が加えられた場合に萌述した跣出し禁+) Is
’4 N△を11〜レスJ]−ダ20に加え−(該ア
ドレスデー1−グ20(こよる/[1グノムメtす;3
0の読出し制御を禁111Jるどとしに、置換用レジス
タ70に設定されたデータを続出1ようIJJ ftす
る4、買換用レジスタ70は)′11クンムメしり30
fこi1憶さ4I/、 ’/ nブ/l、の部分と置
換しく実行づるノ°11グtl\を記憶、31461こ
めのしの(あり、ぞの6己憶/li人は鳥 小 1−告
を介しくAベレー=−タ(こ、Lり記憶させるh?人、
適宜<iスギ211段を用いC1+接指定b1;憶さl
! <l LJ法等がある、1 次に、第1図に小し、Iご実施例の貝14勅f1例を第
2図を参照しくiがら一1明づる1、l−にし1、第2
図(a )はプL1グラムメ七り30の記憶ツーノルを
図式的に示したbの(−ある1、この際、)゛11クノ
ムメtす30のノ■に記しkOil、・・・、kd、・
、(klp)a、・・・はブ[1グラムメしりζ30に
お(〕る各δd憶領域に相当する番地を慈味しノ、ぞ(
ItねO番地、・・・、k番地、・・・、k+p番地、
・・・に対応りる4、まlJ、11地分に相当りる8記
憶領域に(ま機械f+fj 6+1令に対応するピッl
= l1111が記憶されているとづる1゜はじめにゾ
ロゲノム置換を所望し4fいJM l/’+の通常の動
作につい(説明する。口の場合、]′トレス比較回路5
0には前記71−レス比較rネ ノル(、;j−41’
N II−加えられないため、メトレス比較回路bO
i、L能動状砿どならヂ1、i)りしス制御部60にμ
ノ′1・し・J、 致1,1号)△か印加され/、jい
、、L/、:か)(、ノックeス制御部60 /)日)
は前記読出し禁11イt、シ4 N△かノlトレスノ
1−タ2()に7・1(ノー(加えられヂ、/’l・レ
ス7−」−夕2(目よc l) u 10か’:> h
llλられたノ′ド1ノスpH+、tつい【順次1li
tグツ18メ(す30の続出(〕制御を11う1.これ
により、10グノムメしり30からtよY記憶さ11
/ご所定の7′11クラ11が第2図(a )に示しl
こ矢印Aの順序にしたが−)(逐次(’、 l” tl
10に取り込まれる、。 次に置換モードを実ゼゴする場合の動作につい(説明づ
る。第2図(b)は置換用レジスタ5)0の記憶j−フ
ル含図式的に小したしの(−あり、斜線を施し!、一部
分には11」クラムメしり3()に記憶された11ゲノ
ムの・うら、k番地のka/Jllうに+p番地(kl
p)ak−相当りる部分のf11ゲノムと置換しく実?
■するブ[]グラムがAベレータの操作によりrめ記憶
されている。また置換用アドレス指定回路40には、置
換アドレスこの場合はtl地に相当りるアドレスにり・
1応りるヒツト列がAベレ−タ1より適宜ヒツトされ、
同時に保)、llされ(いる9、まIど1./ (−ル
ス比較回路50には前記〕′ルス比較イネーfル4ic
しI Nか加λら1し ノ′1しべ比較回路5’0は能
動状態となり、帛11.1置挨用ツノ1し・ス指定回路
40より受入し、j、1ムt!l!?換ノ′1−レスと
CP tJ 10から受人しIこノ゛1】タンムメしり
(シ0′ 読出し用の/1−レスどの比較かt
lわれる1゜まヂ、第2図(a )の矢印[3で小した
スIソlにおいて、アドレス比較回路60にJ、す、(
: I) l110の指定した10グフムメ七りS30
講出]−・川の/’ l” L’ス(この場合、0番地
Oa乃′ck I 1k 1m(m−1)a)と、
置換用アドレス指定回路/10に【!ットされIこノア
1〜レス(Jの揚百に番地に、1)との比較が1プIJ
グレム実行するSとに逐次(1#)れるか、双1」のノ
ア1〜レスか 致し4シいI、め、I’ i t。 ス 致化シシ1−△(,1)′りしス制御部(30←−
加えられない1.このため、))クレス制御部60は置
換用レジスタ70かlうのブElグラム読出し、を禁1
1りるとどしに、ノアトレスJ゛1− グ:、、’ (
’) +、女−j k、 −(i売出[7禁+l(、、
号N△を加える動作は行わない1.この結束、11〜し
・スl 1−ダ20に、 J、リノ(1グツlいメLす
;30からの読出し制御がCI)jJ 10 +、:印
加されl、−ノ!トし・ス((−のJM I’I O番
地Oa/′J’t’k ’1番地(k 1 ) a
) l−、L/ IQ /J〜)て順次(JわFする
。 次番、二、に I) 1110の指定・Iるノ11クノ
ムメしりS30訛出し川のノ′トレスかに番地kaど4
1つlコ場合、C: )’ jJ1()に11.るノ′
1−」グフムメtすζ30続出し用の77ドレス(この
場合に番地ka)と冒’IA 用’/’ F’ Lノス
指γ回路4()(こeツトされたアドレス(k番地kd
)との比較か(1われ、Crtら双りの/′l−レスが
致づるlJめ、)Jドレス比較回路50 /)1 tう
アドレス 致(II >j I△か出力されこのアドレ
ス 致(B N;(、へ4.L ]’りeス制御部60
に加えられれる。これにJ、す、ノIりしス制御部60
は/ト1ノス1−1−タ20に読出し禁11信号N△を
印加りるどとb 1.1、置換用し・ジスタフ0に設定
されlこ7+1ゲノムJ−タを続出づよう動作づる1、
この結果、ノlドレスj1 タ20による11」グノム
メしり30からの−売出し制御I jJ ti 1)
rt 4’、CP LJ 10 (7) irk 出シ
対’14カ置換用レジスタ70に移Lx シ、置換用レ
シスタ701−記憶さねノこf1’lクツL、 t
−タト呈)い(7■グンムが実を丁されることになる、
1置換用レジスタ70からの1す1定の)!トレス読出
しがH’r t ルと、(、’; t)tj 10G、
L ’l > l l’l −ルハi。 0136介し7()′りt2ス制鉛部00番J、rλ出
(、禁11イ。 号NA庖解除づるだ的の−Jント「1−ル1呂シ」を′
ツバこれにより〆りLX制罪部(10/J日)出ノl
t> 1+、 (いIこ請出し禁111占シ:(よ解除
され、CI’ tl 1 t)の読出し≧・1象は内ひ
711グノムメ[す;(01j移11t、 、 lス後
、0+〕u 1(’)の指定しl、二ツノ(−レス4.
−L、 /こ/+\I(1[1グノムメしり30 /J
目)のf I−1クツ11読出[かtJわれる。。 すなわら、この場合置換り、 −1” L−あい(、に
1)tlloによる読出しは第2図(a>、(b)G
、二車しlご矢印13、Ii、+3” の11111序
にし7I、二か−)(+1わ1する。 なお、1述した実施例の各槙成* * 4Jl =+、
、機11機台1Lできるものぐあれば、いかなる1コの
庖用い【しよい。特に劇換用)′トし・ス指定回路40
.および置換用レジスタ70は[記実施例にJ−5い(
記惚内?すかイベレ タの操伯(1、り適宜切換乙l゛
)れろ()のとし5(説明り、、、 /、か、あト)/
IIしめrJI:tlk内f5 /ノ\固゛疋的tj
、、ff正さ(しるしのを用い(bJ、い、。 以1説明し1.I J、 ’tに、この弁明にかかるゾ
11ゲノム置換回路(5,よれば、1りOMの記憶内容
を占さlI′1さJ’i、、該ROM G、記憶され/
、lI”lクノムの&1を他のIIJi望の7【jぐI
ツノ、と6鷺(]1d襖(・さる」。 −、) kJシ/−ことから、/(り++ 、+ ンピ
L−タ’S fw Jjい(、I−ハック、■ミルシー
シー42作家等が大幅に能率化される。
第1図はJの弁明にかかる〕゛L1クノム置換回路を駿
λ/、: 、/4り11コンピユータシステムの 部構
成を小り図、第2図はこの発明し“かかるノロクノムW
i換回路の具体動作例を説明りうたぬの説明図(′ある
、。 ′1 ()−・・ (〕P tJ 、 2 ()
・・・ ノ′ 1− し ス ノ 」 −一 タ゛ 、
30・・・ノ°11グノムメしり、4()・・・dW
A用アドアドレス指定路、t)()・・・ノ′ドレス比
較回路、60・・・アクロス制御部、70・・・置換用
レジスタ。 第1図 第2図 (0)
λ/、: 、/4り11コンピユータシステムの 部構
成を小り図、第2図はこの発明し“かかるノロクノムW
i換回路の具体動作例を説明りうたぬの説明図(′ある
、。 ′1 ()−・・ (〕P tJ 、 2 ()
・・・ ノ′ 1− し ス ノ 」 −一 タ゛ 、
30・・・ノ°11グノムメしり、4()・・・dW
A用アドアドレス指定路、t)()・・・ノ′ドレス比
較回路、60・・・アクロス制御部、70・・・置換用
レジスタ。 第1図 第2図 (0)
Claims (1)
- プ[1グクムメtりに記憶されjこグl」グラムの部に
対応づるプ1−1グラムを記憶する置換プE1グラムメ
モリと、前記lログラムメtりに記憶されたプログラム
のうら置換すべき70グうムの初期アドレスを指定する
アドレス指定手段と、該アドレス指定手段により指定さ
れたアドレスと前記11コグラムメtりに対して順次指
定されるアドレスとを逐次比較してこれらアドレスの内
容が一致したときにアドレス一致信号を出力するアドレ
ス比較手段と、前記アドレス一致信号に基づいて前記ブ
[Iグラムメモリからのデータ読出しを禁」1し、がを
実行ザる制御1段とを具えに)[1ゲノムIn四つ前記
置換プログラムメモリからの7″−タ読出し路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57095700A JPS58213346A (ja) | 1982-06-04 | 1982-06-04 | プログラム置換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57095700A JPS58213346A (ja) | 1982-06-04 | 1982-06-04 | プログラム置換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58213346A true JPS58213346A (ja) | 1983-12-12 |
Family
ID=14144773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57095700A Pending JPS58213346A (ja) | 1982-06-04 | 1982-06-04 | プログラム置換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58213346A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6266344U (ja) * | 1985-10-15 | 1987-04-24 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5162950A (ja) * | 1974-11-29 | 1976-05-31 | Nippon Electric Co | |
JPS51121230A (en) * | 1975-04-17 | 1976-10-23 | Nec Corp | A control memory system |
-
1982
- 1982-06-04 JP JP57095700A patent/JPS58213346A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5162950A (ja) * | 1974-11-29 | 1976-05-31 | Nippon Electric Co | |
JPS51121230A (en) * | 1975-04-17 | 1976-10-23 | Nec Corp | A control memory system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6266344U (ja) * | 1985-10-15 | 1987-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI492062B (zh) | 用於程式化狀態機引擎之方法與裝置 | |
JP3055723B2 (ja) | 読み−修正−書き用の改良されたバッファ作用 | |
JPS5822782B2 (ja) | パタ−ン類似度計算装置 | |
KR950014901B1 (ko) | 다중 로우 및/또는 컬럼을 가변적으로 선택하는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치 | |
JPS58213346A (ja) | プログラム置換回路 | |
DE60222406T2 (de) | Geänderter harvard-architektur prozessor, mit program-speicher eingemapptem daten-speicher und schutz vor der fehlerhaften durchführung | |
KR910014809A (ko) | 논리 시뮬레이션 방법 | |
JPS603024A (ja) | デ−タ処理システム | |
JPS60211554A (ja) | デ−タ処理装置 | |
JPS6057434A (ja) | パ−ソナルコンピュ−タによるマイコン用プログラム開発システム | |
TWI569143B (zh) | Can quickly clear the confidential information of the large-capacity key memory device | |
JPH0844613A (ja) | Lsi内蔵ramの疑似初期化方式 | |
SU926657A2 (ru) | Многопрограммное устройство управлени | |
JPS62251841A (ja) | シングルチツプマイクロコンピユ−タ | |
JPS59221746A (ja) | マイクロコンピユ−タ | |
JPS59737A (ja) | マイクロプログラム制御方法 | |
JPH0212426A (ja) | 中央演算処理装置 | |
JPH064266A (ja) | データ処理装置 | |
JPH01216443A (ja) | デバッグ回路 | |
JPS6191724A (ja) | マイクロプログラム制御装置 | |
JPS5676803A (en) | Instruction system for sequence controller of stored program system | |
JPH0512003A (ja) | マイクロプログラム制御方式 | |
JPS62204497A (ja) | 連想メモリ装置 | |
JPH0289278A (ja) | 画像用メモリ | |
JPS5998249A (ja) | デイジタル情報処理装置 |