JPS5821237Y2 - パルス合成器 - Google Patents
パルス合成器Info
- Publication number
- JPS5821237Y2 JPS5821237Y2 JP1976053390U JP5339076U JPS5821237Y2 JP S5821237 Y2 JPS5821237 Y2 JP S5821237Y2 JP 1976053390 U JP1976053390 U JP 1976053390U JP 5339076 U JP5339076 U JP 5339076U JP S5821237 Y2 JPS5821237 Y2 JP S5821237Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- pulses
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案は改良された電子式のパルス合成器に関する。
電力取引のため２回線の総合した電力の計量を行なう必
要があり、従来ではミゼットモータ等を使用した機械式
パルス合成器を主に使用していた。
要があり、従来ではミゼットモータ等を使用した機械式
パルス合成器を主に使用していた。
しかし機械的方式は各部品の機械的疲労が大きく、信頼
性において多数の問題が生じ、また装置が小形化できな
いという欠点があった。
性において多数の問題が生じ、また装置が小形化できな
いという欠点があった。
また電子回路を使用したパルス合成器も最近見受けられ
るようになったが装置が複雑化しており素子の使用数が
多いという問題点を有していた。
るようになったが装置が複雑化しており素子の使用数が
多いという問題点を有していた。
本考案の目的はこれらの欠点を除去し単純な回路で信頼
性の高い電子式のパルス合成器の提供にある。
性の高い電子式のパルス合成器の提供にある。
以下本考案を一実施例について図を参照して説明する。
第１図はブロックダイアグラムで第１系統の電力量に比
例したパルス入力が入力端子１に加わり、第２系統の電
力量に比例したパルス入力が端子２に加わる。
例したパルス入力が入力端子１に加わり、第２系統の電
力量に比例したパルス入力が端子２に加わる。
これら入力端子１，２はオア回路３、ナンド回路４の入
力端に接続されている。
力端に接続されている。
オア回路３は入力に対し論理和を出力し、ナンド回路４
は入力に対し論理積の否定出力を出力する。
は入力に対し論理積の否定出力を出力する。
これらオア回路３およびナンド回路４の出力端のそれぞ
れには入力パルスの立下り時に出力パルスを発する単安
定マルチバイブレータ５，６が接続されている。
れには入力パルスの立下り時に出力パルスを発する単安
定マルチバイブレータ５，６が接続されている。
またこれらのマルチバイブレータ５゜６の論理和出力を
発するオア回路７が設げられている。
発するオア回路７が設げられている。
次にこのように接続された回路の動作を第１図、第２図
を参照して説明する。
を参照して説明する。
第２図は第１図の回路各部の波形図で、ａ、ｂは入力端
子１，２に加わる入力パルス、ｃ、ｅはそれぞれオア回
路３、ナンド回路４の出力パルス、ｄ、ｆはそれぞれ単
安定マルチバイブレータ５，６の出力パルス、ｇはオア
回路７の出力パルスを表わす図である。
子１，２に加わる入力パルス、ｃ、ｅはそれぞれオア回
路３、ナンド回路４の出力パルス、ｄ、ｆはそれぞれ単
安定マルチバイブレータ５，６の出力パルス、ｇはオア
回路７の出力パルスを表わす図である。
まず入力端子１，２に入力パルスが全く重ならずにつま
り入力端子１，２が共に′Ｈ１にならないようにパルス
が加ってきた場合、オア回路３から両人力の論理和出力
１ｉ−１，１ｌ−２が出力される。
り入力端子１，２が共に′Ｈ１にならないようにパルス
が加ってきた場合、オア回路３から両人力の論理和出力
１ｉ−１，１ｌ−２が出力される。
（第２図Ｃ）そしてマルチバイブレータ５から論理和出
力の立下り時にパルスが出力されオア回路７に加わる。
力の立下り時にパルスが出力されオア回路７に加わる。
ナンド回路４にも入力パルスが加わるがこの場合いずれ
か一方の入力がかならずｌｌＬ″なのでその出力はいつ
もｌｌＨ″となるためマルチバイブレータ６はパルスを
出力しない。
か一方の入力がかならずｌｌＬ″なのでその出力はいつ
もｌｌＨ″となるためマルチバイブレータ６はパルスを
出力しない。
このためオア回路７はマルチバイブレータ５の出力をそ
のまま出力する。
のまま出力する。
次に入力端子１，２に入力パルスが同時刻、同一幅で加
わってきた場合つまり同時に１ｌＨＩ′になリ、同時に
”Ｌ”になる場合にはオア回路３からは１個パルスが発
生し、マルチバイブレータ５に送られる。
わってきた場合つまり同時に１ｌＨＩ′になリ、同時に
”Ｌ”になる場合にはオア回路３からは１個パルスが発
生し、マルチバイブレータ５に送られる。
しかしナンド回路４に加わった入力が共に１Ｈ″なので
ナンド回路４の出力は’Ｌ”となり１ｌＨ１１から”Ｌ
’に立下ったためマルチバイブレータ６より出力がオア
回路７に加わる。
ナンド回路４の出力は’Ｌ”となり１ｌＨ１１から”Ｌ
’に立下ったためマルチバイブレータ６より出力がオア
回路７に加わる。
両マルチバイブレータ５，６からのパルスは時間差を有
するためオア回路７からは２個のパルスが生じ、２入カ
パルスが全く重なっていても２個のパルスを出力するこ
とができる。
するためオア回路７からは２個のパルスが生じ、２入カ
パルスが全く重なっていても２個のパルスを出力するこ
とができる。
次に入力端子１，２に入力パルスが一部重複して入力し
てきた場合すなわち一方の入力端子側が１ｌＨ１１から
ｌ Ｌ Ｉｆになっても他方がＨ″になっている場合に
はオア回路５の出力パルスは一方の入力パルスがＩＨ″
になってから他方の入力パルスがＬ″になるまで”Ｈ”
であり、このパルスの立下り時に単安定マルチバイブレ
ータ５から出力パルスがオア回路７に加わる。
てきた場合すなわち一方の入力端子側が１ｌＨ１１から
ｌ Ｌ Ｉｆになっても他方がＨ″になっている場合に
はオア回路５の出力パルスは一方の入力パルスがＩＨ″
になってから他方の入力パルスがＬ″になるまで”Ｈ”
であり、このパルスの立下り時に単安定マルチバイブレ
ータ５から出力パルスがオア回路７に加わる。
一方ナンド回路４の入力パルスを考えてみると、両人力
パルスが重なり合うとき両人力パルス共にｌｌＨ′′と
なる状態があり、したがってかならずナンド回路６が一
回立下り状態となる。
パルスが重なり合うとき両人力パルス共にｌｌＨ′′と
なる状態があり、したがってかならずナンド回路６が一
回立下り状態となる。
そのとき単安定マルチバイブレータ６よりパルスが出力
され、オア回路７には時間差を有して両マルチバイブレ
ータ５，６の出力パルスが加わるため一部重なって入力
しても２個のパルスを出力することができる。
され、オア回路７には時間差を有して両マルチバイブレ
ータ５，６の出力パルスが加わるため一部重なって入力
しても２個のパルスを出力することができる。
またこの場合微少に重複していたとしてもかならず弁別
が可能である。
が可能である。
以上のように本考案によれば独立して到来する二種類の
パルスを入力信号とする第１のオア回路およびナンド回
路の出力をそれぞれマルチバイブレータに加わえ、これ
らのマルチバイブレータの出力を第２のオア回路に入力
しているので重複した入力パルスが加わっても別々に出
力でき、しかも全電子形構成としたので動作信頼性が高
く、小形化できる。
パルスを入力信号とする第１のオア回路およびナンド回
路の出力をそれぞれマルチバイブレータに加わえ、これ
らのマルチバイブレータの出力を第２のオア回路に入力
しているので重複した入力パルスが加わっても別々に出
力でき、しかも全電子形構成としたので動作信頼性が高
く、小形化できる。
また電子式にしたのにもかかわらずきわめて単純な回路
構成なので安価で素子の数が少なくてすむ。
構成なので安価で素子の数が少なくてすむ。
さらにナンド回路を設けて二種類のパルスの合成を行っ
ているので、従来のごとく遅延回路を特に設ける必要が
なく、入力信号の立下り時に応動するマルチバイブレー
タとの連動によって精度の高いパルス合成が可能となる
。
ているので、従来のごとく遅延回路を特に設ける必要が
なく、入力信号の立下り時に応動するマルチバイブレー
タとの連動によって精度の高いパルス合成が可能となる
。
また本考案においてオア回路、ナンド回路は別に一つの
素子だけで構成する必要はなく他の論理回路を使用して
も実質的にオア回路、ナンド回路であればよいのはもち
ろんである。
素子だけで構成する必要はなく他の論理回路を使用して
も実質的にオア回路、ナンド回路であればよいのはもち
ろんである。
第１図は本考案の一実施例のブロック図、第２図ａ−ｇ
は第１図各部の波形図である。 １．２・・・・・・入力端子、３，７・・・・・・オア
回路、４・・・・・・ナンド回路、５，６・・・・・・
単安定マルチバイブレータ。
は第１図各部の波形図である。 １．２・・・・・・入力端子、３，７・・・・・・オア
回路、４・・・・・・ナンド回路、５，６・・・・・・
単安定マルチバイブレータ。
Claims (1)
- それぞれ独立して到来する二種類のパルスを入力信号と
する第１のオア回路と、前記二種類のパルスを入力信号
とするナンド回路と、前記オア回路およびナンド回路に
それぞれ接続され、入力信号の立下り時に応動する二つ
の単安定マルチバイブレータと、これらマルチバイブレ
ータの出力を入力とする第２のオア回路を備えることを
特徴とするパルス合成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976053390U JPS5821237Y2 (ja) | 1976-04-30 | 1976-04-30 | パルス合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976053390U JPS5821237Y2 (ja) | 1976-04-30 | 1976-04-30 | パルス合成器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52149634U JPS52149634U (ja) | 1977-11-12 |
| JPS5821237Y2 true JPS5821237Y2 (ja) | 1983-05-06 |
Family
ID=28512435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976053390U Expired JPS5821237Y2 (ja) | 1976-04-30 | 1976-04-30 | パルス合成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821237Y2 (ja) |
-
1976
- 1976-04-30 JP JP1976053390U patent/JPS5821237Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52149634U (ja) | 1977-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58129745U (ja) | 信号発生器 | |
| JPS5821237Y2 (ja) | パルス合成器 | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| JPS591238U (ja) | 波形整形回路 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JPH0633710Y2 (ja) | 周波数てい倍回路 | |
| JP2581254B2 (ja) | 逓倍器 | |
| JPS63116222A (ja) | クロツク信号切換回路 | |
| SU830367A1 (ru) | Устройство дл сопр жени электроннойВычиСлиТЕльНОй МАшиНы C диСКРЕТНыМидАТчиКАМи | |
| JPS59175116U (ja) | 回転位置検出回路 | |
| JPS60164257A (ja) | パルス幅測定装置 | |
| JPH02135914A (ja) | 微分回路 | |
| JPS60135941U (ja) | 出力デ−タ反転可能回路素子 | |
| JPS58179546U (ja) | 情報処理装置 | |
| JPS6090934U (ja) | ジツタ発生回路 | |
| JPS62110315A (ja) | パルス発生回路 | |
| JPS60154878U (ja) | 電子回路の動作スピ−ド測定装置 | |
| JPH0568749B2 (ja) | ||
| JPS6244350U (ja) | ||
| JPS6020654U (ja) | マイクロプロセツサ割込回路 | |
| SU513330A1 (ru) | Зонд дл проверки сигналов цифровых микросхем | |
| JPS63286019A (ja) | 微分回路 | |
| JPS5826050B2 (ja) | 電子計算機システムの初期設定方式 | |
| JPS60249415A (ja) | パルス発生回路 | |
| JPS59108905U (ja) | 制御信号出力装置 |