JPS582100A - 印刷配線基板の製造方法 - Google Patents
印刷配線基板の製造方法Info
- Publication number
- JPS582100A JPS582100A JP9829681A JP9829681A JPS582100A JP S582100 A JPS582100 A JP S582100A JP 9829681 A JP9829681 A JP 9829681A JP 9829681 A JP9829681 A JP 9829681A JP S582100 A JPS582100 A JP S582100A
- Authority
- JP
- Japan
- Prior art keywords
- plate member
- small hole
- manufacturing
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は印刷配線基板の製造方法に関し、詳しくは、平
坦な板部材よシ成る基板の表裏面上に回路配線／？ター
ンが高密度に配線でき得る改良された印刷配線基板の製
造方法に関するものである。
坦な板部材よシ成る基板の表裏面上に回路配線／？ター
ンが高密度に配線でき得る改良された印刷配線基板の製
造方法に関するものである。
絶縁性材料より成る板部材の平坦な面上に回路配線・母
ターンを形成した印刷配線基板は、半導体集積回路装置
に代表される小型電子部品を実装する為に、その外部リ
ードを挿入する孔が前記板部材を貫通して形成される。
ターンを形成した印刷配線基板は、半導体集積回路装置
に代表される小型電子部品を実装する為に、その外部リ
ードを挿入する孔が前記板部材を貫通して形成される。
又、前記孔は、その内部に於て小型電子部品の外部リー
ドと電気的接続を得るために、或は回路配線・ぐターン
相互の電気的接続を得るために第１図Ａ乃至Ｆに示す工
程によって製造されている。即ち、第１図Ａ乃至Ｆは従
来の印刷配線基板の製造方法を示す各工程断面図であり
、第２図Ａ乃至Ｆはその平面図である。
ドと電気的接続を得るために、或は回路配線・ぐターン
相互の電気的接続を得るために第１図Ａ乃至Ｆに示す工
程によって製造されている。即ち、第１図Ａ乃至Ｆは従
来の印刷配線基板の製造方法を示す各工程断面図であり
、第２図Ａ乃至Ｆはその平面図である。
まずＡに示す様に両面に銅箔１が被着された平坦な板部
材２に、該板部材２を貫通する複数の小孔３を形成する
。該小孔３は、図示しない半導体集積回路装置の外部リ
ードを実装する為の孔であれば直径はぼ１．０諺φ程度
であル、外部リードが実装されない孔であればその直径
は約半分程度である。これらの孔３は、例えばドリル等
によって形成される。次にＢに示すようにこれらの小孔
３の内壁４には、無電解メッキ層５が形成され前記板部
材２０両面に形成された銅箔ｌ相ＥＬを電気的に短絡さ
せた後、Ｃに示すように感光性ドライフィルム６を被着
させ更にフォトマスク７を重ね合せて露光・現像し、Ｄ
に示すように回路配線ノｅターン以外の前記無電解メッ
キ層５上に前記ドライフィルム６を残存させる。次にＥ
に示す様に電気メツキ法により電気メツキ層８を前記小
孔３の内壁４及びこれに連ながる板部材２の表面部分８
ａ。
材２に、該板部材２を貫通する複数の小孔３を形成する
。該小孔３は、図示しない半導体集積回路装置の外部リ
ードを実装する為の孔であれば直径はぼ１．０諺φ程度
であル、外部リードが実装されない孔であればその直径
は約半分程度である。これらの孔３は、例えばドリル等
によって形成される。次にＢに示すようにこれらの小孔
３の内壁４には、無電解メッキ層５が形成され前記板部
材２０両面に形成された銅箔ｌ相ＥＬを電気的に短絡さ
せた後、Ｃに示すように感光性ドライフィルム６を被着
させ更にフォトマスク７を重ね合せて露光・現像し、Ｄ
に示すように回路配線ノｅターン以外の前記無電解メッ
キ層５上に前記ドライフィルム６を残存させる。次にＥ
に示す様に電気メツキ法により電気メツキ層８を前記小
孔３の内壁４及びこれに連ながる板部材２の表面部分８
ａ。
８ｂと更に前記ドライフィルム６でマスクされていない
前記小孔３，３間の表面部分８ｃ、８ｄに形成する。こ
の電気メッキ層８は銅及び半田を続けて被着させた後、
Ｆに示すように前記残存したフォト寸スク６及び該フォ
トマスク６Ｆの無電解−メッキ層５と銅箔１とを除去し
て完成する。
前記小孔３，３間の表面部分８ｃ、８ｄに形成する。こ
の電気メッキ層８は銅及び半田を続けて被着させた後、
Ｆに示すように前記残存したフォト寸スク６及び該フォ
トマスク６Ｆの無電解−メッキ層５と銅箔１とを除去し
て完成する。
さてこの様にして製造された従来の印刷配線板は、前記
小孔３の周囲に形成さ゛れた該小孔３の内壁４に連なる
表面部分、！ｌａ、、！１ｂ（一般にランド或は座と呼
ばれ、以下ランドと：称す）を有するため、このランド
８ａ、８ｂが、前記小孔３，３間の回路配線ス被−７を
圧迫し、回路配線引き廻し数を著しく制限する。
小孔３の周囲に形成さ゛れた該小孔３の内壁４に連なる
表面部分、！ｌａ、、！１ｂ（一般にランド或は座と呼
ばれ、以下ランドと：称す）を有するため、このランド
８ａ、８ｂが、前記小孔３，３間の回路配線ス被−７を
圧迫し、回路配線引き廻し数を著しく制限する。
〜周知の様に、この種印刷配線基板に於ける回路配線は
、線巾が狭くなると製造不良率が上昇し、又線間の距離
を狭くすると後に行われるメッキ被着工程で、プリツノ
による回路の短絡を引き起す。
、線巾が狭くなると製造不良率が上昇し、又線間の距離
を狭くすると後に行われるメッキ被着工程で、プリツノ
による回路の短絡を引き起す。
つまり線巾と線相互間の距離はある定められた寸法以上
に狭くすると製造上極めて作りにくくなる傾向を示すも
のである。
に狭くすると製造上極めて作りにくくなる傾向を示すも
のである。
又、この種印刷配線基板に実装される小型電子部品、特
に半導体集積回路装置は、近年急速に高集積化が図られ
、外部リードの数の増加に伴う回路配線数の増加はもと
より、フラットパッケージ型半導体集積回路装置の出現
によシ、方形のデバイスの四方から突出した外部リード
は、そのリード間ピッチが０．００５インチ（１，２７
＋＋ＩＩｎ）以下と極めて狭く、デュアル・イン・ライ
ン（ｄｕａｌ ｉｎ １ｉｎｅ）・やッケージ型半導体
集積回路装置の外部リード間ピッチ０．０１インチ（２
，５’４訪）の天に１／２以下であり、このフラットイ
ぐッケージ型半導体集積回路装置を実装する□”９−７
−ノに゛小孔及び配線・・ぐターンを形成ｒ来ない様相
を呈している。
に半導体集積回路装置は、近年急速に高集積化が図られ
、外部リードの数の増加に伴う回路配線数の増加はもと
より、フラットパッケージ型半導体集積回路装置の出現
によシ、方形のデバイスの四方から突出した外部リード
は、そのリード間ピッチが０．００５インチ（１，２７
＋＋ＩＩｎ）以下と極めて狭く、デュアル・イン・ライ
ン（ｄｕａｌ ｉｎ １ｉｎｅ）・やッケージ型半導体
集積回路装置の外部リード間ピッチ０．０１インチ（２
，５’４訪）の天に１／２以下であり、このフラットイ
ぐッケージ型半導体集積回路装置を実装する□”９−７
−ノに゛小孔及び配線・・ぐターンを形成ｒ来ない様相
を呈している。
斜上 様に小孔の周囲にランドを有する印刷配線Ｕメは
、回路配線引き廻し数の増加を吸収する一方法として多
層化がある。この多層印刷配線法は、両面印刷配線基板
を製造した後に絶縁性接着剤で張り合せ為ことによシ実
現できるが、これは単に過密化した回路配線・母ターン
を他の配線面へ移したのみであり、−主表面当りの配線
密度は依然として変らす又、高価でもある。
、回路配線引き廻し数の増加を吸収する一方法として多
層化がある。この多層印刷配線法は、両面印刷配線基板
を製造した後に絶縁性接着剤で張り合せ為ことによシ実
現できるが、これは単に過密化した回路配線・母ターン
を他の配線面へ移したのみであり、−主表面当りの配線
密度は依然として変らす又、高価でもある。
従って本発明は一主表面当りの配線密度を向上させる印
刷配線基板の製造方法を得ることを目的とするものであ
る。以下本発明の製造方法を好ま、しい−実施例図に従
って詳細に説明する。
刷配線基板の製造方法を得ることを目的とするものであ
る。以下本発明の製造方法を好ま、しい−実施例図に従
って詳細に説明する。
第３図Ａ乃至Ｆは本発明の一実施例方法によって製造さ
れる印刷配線板の各工程断面図であり、第４図Ａ乃至Ｆ
はその平面図である。
れる印刷配線板の各工程断面図であり、第４図Ａ乃至Ｆ
はその平面図である。
まずＡに示す様に両面に銅箔１ｏが被着されたガラスエ
ポキシ樹脂等の絶縁性材料より成る平坦な板部側１１に
、該板部材１ノを貫通する小孔１２ａ、１２ｂを形成す
る。小孔１２ａ、ノ２ｂ（５） は図示しない半導体集積回路装置の外部リードが実装さ
れる孔で、例えば０．９ないし］、 Ｏｔａφの直径を
もつ。又、前記半導体集積回路装置の外部リードが実施
されず専ら回路配線相互を接続するために前記直径の半
分以下の径をもつパイヤホール（ＶＩＡ ＨＯＬＥ）と
称される小孔も同時に形成されることもある。これらの
小孔１２ａ 、 ｌ ２ ｂはドリルによって形成され
る。次にＢに示すように前記小孔１２ａ、１２ｂの内壁
１３ａ、１３ｂに無電解メッキ法によって無電解メッキ
層１４を３０ミクロ？・ないし５０ミクロン程度被着す
る。次にＣに示す様に感光性ドライフィルム１５を被着
した後露光用マスク１６？：重ね合せ露光・現像する。
ポキシ樹脂等の絶縁性材料より成る平坦な板部側１１に
、該板部材１ノを貫通する小孔１２ａ、１２ｂを形成す
る。小孔１２ａ、ノ２ｂ（５） は図示しない半導体集積回路装置の外部リードが実装さ
れる孔で、例えば０．９ないし］、 Ｏｔａφの直径を
もつ。又、前記半導体集積回路装置の外部リードが実施
されず専ら回路配線相互を接続するために前記直径の半
分以下の径をもつパイヤホール（ＶＩＡ ＨＯＬＥ）と
称される小孔も同時に形成されることもある。これらの
小孔１２ａ 、 ｌ ２ ｂはドリルによって形成され
る。次にＢに示すように前記小孔１２ａ、１２ｂの内壁
１３ａ、１３ｂに無電解メッキ法によって無電解メッキ
層１４を３０ミクロ？・ないし５０ミクロン程度被着す
る。次にＣに示す様に感光性ドライフィルム１５を被着
した後露光用マスク１６？：重ね合せ露光・現像する。
次にＤに示す様に未重合部分の前記感光性ドライフィル
ム１５ｆ除去して、電解メッキ用のドライフィルムマス
ク１７を形成する。このドライフィルムマスク１７は、
次工程での電気メツキ法による前記小孔１２ｔ１．１２
ｂの内壁１３ａ、１３ｂに電気メツキ層１８を形成する
に際し、この内壁１３１Ｌ、、１３ｂに形成される電気
メツキ層１８が（６） 前記板部材１ノの少なくとも一方の表面１１ａ。
ム１５ｆ除去して、電解メッキ用のドライフィルムマス
ク１７を形成する。このドライフィルムマスク１７は、
次工程での電気メツキ法による前記小孔１２ｔ１．１２
ｂの内壁１３ａ、１３ｂに電気メツキ層１８を形成する
に際し、この内壁１３１Ｌ、、１３ｂに形成される電気
メツキ層１８が（６） 前記板部材１ノの少なくとも一方の表面１１ａ。
１１ｂ（実施例に於ては両表面）とはｔｔｆ同一平面で
終端する様に前記小孔１２ａ、１２ｂの表面部分の周囲
に残存させることが肝要である。従って前述したＣの工
程に示す露光用マスク１６は前言己小孔１２ａ、１２ｂ
の直径と同じか若しくはそれ以下の直径を有する光不透
過部分１６ａ、１６ｂと、上部回路配線・ぐターンを成
す光不透過部３分１６ｃ、１６ｄと、下部回路配線ｉｅ
ターンを成す光不透過部分１６ｅとを有するネガティブ
マスクである。次にＥに示す様にドライフィルムマスク
１７で覆われない前記板部材１１の表面に電解メッキ層
１８を形成する。この電解メッキ層１８は−・般に銅を
メッキした後半田メッキを行なわれ本天施例もこれに従
って二重にメッキを行なった。
終端する様に前記小孔１２ａ、１２ｂの表面部分の周囲
に残存させることが肝要である。従って前述したＣの工
程に示す露光用マスク１６は前言己小孔１２ａ、１２ｂ
の直径と同じか若しくはそれ以下の直径を有する光不透
過部分１６ａ、１６ｂと、上部回路配線・ぐターンを成
す光不透過部３分１６ｃ、１６ｄと、下部回路配線ｉｅ
ターンを成す光不透過部分１６ｅとを有するネガティブ
マスクである。次にＥに示す様にドライフィルムマスク
１７で覆われない前記板部材１１の表面に電解メッキ層
１８を形成する。この電解メッキ層１８は−・般に銅を
メッキした後半田メッキを行なわれ本天施例もこれに従
って二重にメッキを行なった。
この結果、平坦な板部材１ノの衣面上によ・音μ回１烙
配線・リーン１８ａ、１８ｂと、下部回１烙西己線・ぐ
ターン１８Ｃが、そして前記小孔１’２ａ、１２ｂの内
壁１３ａ、１３ｂには導電路ｌａｄ 、１８ｅが形成さ
れる。そしてＦに示すように前記ドライフィルムマスク
１７をマスクとして、前記板部材１１上の銅箔１０及び
無電解メッキ層１４を除去して完成させた。
配線・リーン１８ａ、１８ｂと、下部回１烙西己線・ぐ
ターン１８Ｃが、そして前記小孔１’２ａ、１２ｂの内
壁１３ａ、１３ｂには導電路ｌａｄ 、１８ｅが形成さ
れる。そしてＦに示すように前記ドライフィルムマスク
１７をマスクとして、前記板部材１１上の銅箔１０及び
無電解メッキ層１４を除去して完成させた。
係る製法によって製造された本発明の印刷配線基板は第
１図及び第２図に示した従来のそれと図面上だけで比較
しても歴然なように作図上ではあるが上部回路配線密度
が２倍となる。従って同じようなパターンを両面に印刷
すれば４倍の配線引き廻しができることが理解できよう
。
１図及び第２図に示した従来のそれと図面上だけで比較
しても歴然なように作図上ではあるが上部回路配線密度
が２倍となる。従って同じようなパターンを両面に印刷
すれば４倍の配線引き廻しができることが理解できよう
。
次に本発明の製造方法による利益を実例をもって説明す
る。第５図は本発明の製造方法を採用して印刷配線基板
を設計する際にどの程度の配線密度で引き廻しが可能で
あ、るかを説明するための説明図である。そしてこの説
明図では１４ビンのデュアル・イン・ライン（ｄｕａｌ
ｉｎ １ｉｎｅ ）ノ４．）；ｒ−ジ型半導体集積回
路装置を実装するための小孔間のスペースに何本の配線
が引き廻せるかの例図である。同第５図に於て、前記図
示しないデュアル・イン・ライン・・千ツケーソ型半導
体集積回路装置は片側に７つの外部リードを有するから
１列７個の小孔が２列に配置されるものであるが作図−
ヒ、片側でしかも２つの小孔のみに限って描いである。
る。第５図は本発明の製造方法を採用して印刷配線基板
を設計する際にどの程度の配線密度で引き廻しが可能で
あ、るかを説明するための説明図である。そしてこの説
明図では１４ビンのデュアル・イン・ライン（ｄｕａｌ
ｉｎ １ｉｎｅ ）ノ４．）；ｒ−ジ型半導体集積回
路装置を実装するための小孔間のスペースに何本の配線
が引き廻せるかの例図である。同第５図に於て、前記図
示しないデュアル・イン・ライン・・千ツケーソ型半導
体集積回路装置は片側に７つの外部リードを有するから
１列７個の小孔が２列に配置されるものであるが作図−
ヒ、片側でしかも２つの小孔のみに限って描いである。
この２つｉ−（ルーホールのピッチ■は、この種半導体
集積回路装置の外部リードの標準リードピッチである０
１インチ（２，５４ｍｍ）ピッチで、はぼ０８陥φの中
空部１ｏｏ６有するように形成されている。又、小孔１
１０の内壁に円柱状で且つ板部材表面１２０とほぼ同一
平面で終端する導電路１３０は０．０３〜０．０５Ｔｍ
ｎの厚みで形成されるから前記小孔１１０の直径は０．
９祁φ程度である。従って記号Ｗで示される回路配線・
ぐターン形成ス被−スｉｉ、１．６４＋ｍｎである。こ
のス啄−スに何本の線を通すことができるかを計算して
みると、線相互の間隔Ｘは現在０．１３〜０．１５＋ｍ
ｎミニマムと言われているから線巾Ｙを０．１ｍｍミニ
マムとすると、線相互の間隔Ｘが０．１３＋ｓｍであれ
ば６本の線が通せ、前記間隔Ｘが０．１５＋ｓであれば
５本の線が通せることになる。
集積回路装置の外部リードの標準リードピッチである０
１インチ（２，５４ｍｍ）ピッチで、はぼ０８陥φの中
空部１ｏｏ６有するように形成されている。又、小孔１
１０の内壁に円柱状で且つ板部材表面１２０とほぼ同一
平面で終端する導電路１３０は０．０３〜０．０５Ｔｍ
ｎの厚みで形成されるから前記小孔１１０の直径は０．
９祁φ程度である。従って記号Ｗで示される回路配線・
ぐターン形成ス被−スｉｉ、１．６４＋ｍｎである。こ
のス啄−スに何本の線を通すことができるかを計算して
みると、線相互の間隔Ｘは現在０．１３〜０．１５＋ｍ
ｎミニマムと言われているから線巾Ｙを０．１ｍｍミニ
マムとすると、線相互の間隔Ｘが０．１３＋ｓｍであれ
ば６本の線が通せ、前記間隔Ｘが０．１５＋ｓであれば
５本の線が通せることになる。
一方同第５図に想像線で示すランドを有する従来の印刷
配線基板に於ては、前記ランドが０．２５ｍ（９） 程度であるから配線ス被−ス２は、１．１４ｍと０５＝
も減ってし゛まい、線相互の間隔Ｘが０．１３ｍであれ
ば４本通せるが、０．１５ｍｍであれば３本しか通せな
い。これらの計算はフォ） ＩＪソグラフィによるマス
クズレを全く考慮しない理論値であり実際は、従来のも
ので３本通すのが限界であるが、本発明によれば４本は
楽に通せ、５本も可能である。
配線基板に於ては、前記ランドが０．２５ｍ（９） 程度であるから配線ス被−ス２は、１．１４ｍと０５＝
も減ってし゛まい、線相互の間隔Ｘが０．１３ｍであれ
ば４本通せるが、０．１５ｍｍであれば３本しか通せな
い。これらの計算はフォ） ＩＪソグラフィによるマス
クズレを全く考慮しない理論値であり実際は、従来のも
ので３本通すのが限界であるが、本発明によれば４本は
楽に通せ、５本も可能である。
以上詳細に一説明した様に本発明の製造方法によれば１
．板部材を貫通して形成された複数の小孔の内壁に形成
する導電性物質よシ成る導電路を、前記板部材の少なく
とも一方の表面とほぼ同一平面で終端するように製造す
る事により、平坦な板部材表面での回路配線パターン密
度が極めて高密度に描くことができる。又、従来と同一
密度に回路配線、４１ターンを描けば、回路配線の線巾
及び隣接する線相互の間隔の両方を約１５倍広げること
ができるので、製造過程での断線事故は殆んど無くなる
。加えて、半田メッキ等の工程で生じ易いブ゛す、ツヤ
、フォトリソ工程で生じやすいパターン（１０） 残りによる線間シュートが極めて発生しにくくなる。更
に本発明方法のもう１つの利益は、小孔内壁にのみ電気
メツキ層を形成し得るように前記小孔の板部材表面周囲
をマスキングして電気メッキを行うため、小孔内壁に電
解が集中し、小孔内壁部に厚いメッキ層が比較的短時間
で形成できる等この種印刷配線基板に用いて極めて有益
でちる。
．板部材を貫通して形成された複数の小孔の内壁に形成
する導電性物質よシ成る導電路を、前記板部材の少なく
とも一方の表面とほぼ同一平面で終端するように製造す
る事により、平坦な板部材表面での回路配線パターン密
度が極めて高密度に描くことができる。又、従来と同一
密度に回路配線、４１ターンを描けば、回路配線の線巾
及び隣接する線相互の間隔の両方を約１５倍広げること
ができるので、製造過程での断線事故は殆んど無くなる
。加えて、半田メッキ等の工程で生じ易いブ゛す、ツヤ
、フォトリソ工程で生じやすいパターン（１０） 残りによる線間シュートが極めて発生しにくくなる。更
に本発明方法のもう１つの利益は、小孔内壁にのみ電気
メツキ層を形成し得るように前記小孔の板部材表面周囲
をマスキングして電気メッキを行うため、小孔内壁に電
解が集中し、小孔内壁部に厚いメッキ層が比較的短時間
で形成できる等この種印刷配線基板に用いて極めて有益
でちる。
第１図及び第２図は従来の印刷配線基板の製造方法を示
す工程断面図と平面図である。第：３図及び第４図は本
発明の印刷配線基板の製造方法を示す一実施例工程断面
図、及びその平面図である。 第５図は本発明の製造方法の効果を説明するための説明
図である。 １０・・・銅箔、１ノ・・・板部材、１２ａ、１２ｂ・
・小孔、１３ ａ 、 １ 、？ ｂ・・・内壁、１４
・・・無電解メッキ層、１５・・・ドライフィルム、ノ
ロ・・・露光用マスク、１７・・・ドライフィルムマス
ク、１８・・・電気メ“、（ ツキ層、１８Ｌａ 、１８ｂ・・・土部回路配線・母タ
ーン、１８ｃ・・・下部回路配線）９ターン、１８ｄ、
１８ｅ・・・特許出願人 沖電気工業株式会社 −４５（ 第２図 第３図 第４図
す工程断面図と平面図である。第：３図及び第４図は本
発明の印刷配線基板の製造方法を示す一実施例工程断面
図、及びその平面図である。 第５図は本発明の製造方法の効果を説明するための説明
図である。 １０・・・銅箔、１ノ・・・板部材、１２ａ、１２ｂ・
・小孔、１３ ａ 、 １ 、？ ｂ・・・内壁、１４
・・・無電解メッキ層、１５・・・ドライフィルム、ノ
ロ・・・露光用マスク、１７・・・ドライフィルムマス
ク、１８・・・電気メ“、（ ツキ層、１８Ｌａ 、１８ｂ・・・土部回路配線・母タ
ーン、１８ｃ・・・下部回路配線）９ターン、１８ｄ、
１８ｅ・・・特許出願人 沖電気工業株式会社 −４５（ 第２図 第３図 第４図
Claims (1)
- （１）両面に銅箔が形成された絶縁材料より成る平坦な
板部材に該板部材を貫通する複数の小孔を形成する工程
と、前記小孔の内壁に無電解メッキ層を形成する工程と
、前記小孔の内壁に電気メツキ層を形成する工程を含む
印刷配線基板の製造方法に於て、前記小孔の内壁に電気
メツキ層を形成するに際し、該電気メツキ層が、前記版
部材の少なくとも一方の表面とほぼ同一平面で終端する
様に、前記小孔に該小孔の直径以下の孔を有するマスク
を合せた後、電気メッキを行う事を特徴とする印刷配線
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9829681A JPS582100A (ja) | 1981-06-26 | 1981-06-26 | 印刷配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9829681A JPS582100A (ja) | 1981-06-26 | 1981-06-26 | 印刷配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582100A true JPS582100A (ja) | 1983-01-07 |
| JPS6351399B2 JPS6351399B2 (ja) | 1988-10-13 |
Family
ID=14215950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9829681A Granted JPS582100A (ja) | 1981-06-26 | 1981-06-26 | 印刷配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582100A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52110472A (en) * | 1976-03-11 | 1977-09-16 | Takatsugu Komatsu | Printed circuit substrate |
| JPS5355775A (en) * | 1976-10-30 | 1978-05-20 | Hitachi Chemical Co Ltd | Method of producing through hole printed circuit board |
| JPS5629389A (en) * | 1979-08-17 | 1981-03-24 | Nippon Electric Co | Printed board |
-
1981
- 1981-06-26 JP JP9829681A patent/JPS582100A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52110472A (en) * | 1976-03-11 | 1977-09-16 | Takatsugu Komatsu | Printed circuit substrate |
| JPS5355775A (en) * | 1976-10-30 | 1978-05-20 | Hitachi Chemical Co Ltd | Method of producing through hole printed circuit board |
| JPS5629389A (en) * | 1979-08-17 | 1981-03-24 | Nippon Electric Co | Printed board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6351399B2 (ja) | 1988-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
| US3400210A (en) | Interlayer connection technique for multilayer printed wiring boards | |
| US3778530A (en) | Flatpack lead positioning device | |
| KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
| JPH09246719A (ja) | 基板の導体層の形成方法 | |
| EP1951012B1 (en) | Method of manufacturing a wiring board including electroplating | |
| US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
| US6022466A (en) | Process of plating selective areas on a printed circuit board | |
| JP3289858B2 (ja) | マルチチップモジュールの製造方法およびプリント配線板への実装方法 | |
| US3700443A (en) | Flatpack lead positioning device | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| CN110366310B (zh) | 软硬复合板及其制法 | |
| JP3172509B2 (ja) | 配線基板集合体の製造方法 | |
| US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| KR100351923B1 (ko) | 인쇄회로기판 제조방법 | |
| JP2548584B2 (ja) | ハンダバンプ付き回路基板の製造方法 | |
| JPS582100A (ja) | 印刷配線基板の製造方法 | |
| KR100498977B1 (ko) | Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법 | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| KR101044106B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
| JPS59148388A (ja) | プリント配線板 | |
| CN112153802B (zh) | 电路板结构及其制造方法 | |
| JP2009088337A (ja) | プリント配線板およびその製造方法 | |
| JPH0722735A (ja) | プリント配線板 | |
| JPS5814626Y2 (ja) | 多層プリント板 |