JPS58206227A - パルス周波数逓倍回路 - Google Patents

パルス周波数逓倍回路

Info

Publication number
JPS58206227A
JPS58206227A JP57090063A JP9006382A JPS58206227A JP S58206227 A JPS58206227 A JP S58206227A JP 57090063 A JP57090063 A JP 57090063A JP 9006382 A JP9006382 A JP 9006382A JP S58206227 A JPS58206227 A JP S58206227A
Authority
JP
Japan
Prior art keywords
circuit
pulse
voltage
transistor
triangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57090063A
Other languages
English (en)
Other versions
JPH0368570B2 (ja
Inventor
Katsumi Nagano
克己 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57090063A priority Critical patent/JPS58206227A/ja
Priority to EP83104977A priority patent/EP0095672A1/en
Priority to US06/497,138 priority patent/US4570089A/en
Publication of JPS58206227A publication Critical patent/JPS58206227A/ja
Publication of JPH0368570B2 publication Critical patent/JPH0368570B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006Changing the frequency

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔発明の詳細な説明〕 本発明は、バイポーラトランジスタケ使用して入力パル
スQ)周波数を逓倍するパルス周波数逓倍回路に関する
。 〔発明の仮術的背景〕 バイポーラトランジスタを使用した周波数逓倍装置には
、各種の構成θ1ものが知られでいるが、回路構成が比
較的簡単で*!檜回路化が容易なものとして特公昭56
−45459号公報に開示されている。すなわち、′@
1図に示すように定4E流源lとコンデンサ2とで三角
波電圧Bヶ発生させ、それラミ圧しペルスイ・ソチ3で
パルス化したのちフリ・ツブフロ゛ツブ回路4で分1固
シテパルス信号A、A?作り、一方のパルス信号Aによ
り導流制御スイッチ5を制御して三角1    波電圧
Bの1M期を制御している。そして、上記三角波電圧B
を差動増幅器6に導いて互い(二逆相υ)一対Q)三角
波信号B、Bを作り、この三肉碩偵号1s、Bおよび前
記パルス信号Δ、Aをニア、8の各出力パルスC1,C
2?F’バツフア用トランジスタ9で結付して収り出す
よう(ニしている。 〔背景技的の間1点〕 しかし、上記逓倍!!置では、三角波電圧ケ発生させて
それV逓倍しているだけであ
【)、任意のパルス信号ケ
入力してそれケ逓倍することも二ついてはその方法が示
されておらず、また三角波電圧の発生は開ループ制御で
あるので、入力パルスに比例した三角波゛電圧を発生さ
せることができない。神言丁れば、任意の入力パルスに
討して周波数ケ逓倍させることは不可能である。 〔発明Q)目EFJ) 不発明は上記σ)事情に亀みてなされたもQ)で、デユ
ーティ比が任意υ1人カパルスに対して同波数が逓倍さ
れた出力パルスを発生し得るパルス自波数逓倍回路を提
供するものである。 〔発明の鎧要〕 丁なわち、不発明Q)パルス周波数逓倍回路は、入力パ
ルスをフリツブフロプブ回路で分周し、こQ1分局パル
ス出力によりコンデンサの充放電べ#を切換制薊して上
記分周パルスと同じ周期の三角波電圧を上記コンデンサ
に発生させ、この三角波1j田を複数の反転電圧ケ持つ
多重ウィンドフンパレータに入力しで、前記三角波電圧
θ1−鳴期に複¥1iQ)パルスを発生させるようにし
たものである。 したがって、上記逓倍回路によれば、任意の入力パルス
に関連した三角波電圧を発生し、こい三角波′IM圧ケ
復−依Q)パルスに変僕しているQ)で、任意の入力パ
ルスに対して逓倍が可能であり、また入力パルスを分局
して得た分膓パルスにより三角波遡王の発生を制御して
いるので、任fi<(/1デユーティ比01人カパルス
に対して逓倍が可能である。 〔発明い実施4yll ) 以下、IA面を参瞭[て本発明を詳細に悦dμする、。 第2図は木忙明Q1パルス問波攻逓倍回路U)基本構成
ケ示している。即ち、へカパルス?フリヅプフa゛ツブ
回路lOで2分周し、こ01分分局カバパルによりJL
′//f方向切伊スイッチZ7?Il馴してフンデンサ
Cθ1光収゛濱を制御でること(二よって上記分局パル
スと同じ周期、したがって前記入力パルスい@期012
倍(711向期Q)三角伎這土′?発生させ、これ!た
とえは手つQ)反転i圧?持つ多事ウィンドフンパレー
タ12に入カスること(二よって逓倍パルス出力v1尋
る。ここで、13は三%4彼発生回路を形成している。 第LL・ユ不健明の一冥弛例を示すもQ)で、先ず金体
Q)構by、(1)概要ケ説明でる。30は正緘源電圧
−t G t3が供給さnる第I U)醒源ライン、3
1はたとえば接地峨位の9PJ20’磁源ライン、32
はパルス入力喘子33から01人カパルスA?2分周で
るフリ゛ツブフロ゛ツブ回路、34はこのフリップフロ
゛ツブ回路32の出力(二よi)スイッチング駆動さ4
るトランジスタQtztおよび抵抗R1雪tかうなる電
流方向切迦スイ゛ソチ、35ハコo1’JJ%スインチ
34によ1】出力(冶り)万)司7[1;切換制御され
る′電流源回路、C2はこの電流−源回路35の出力端
と接地ライン31との間に接続されて充7fi礒を行な
い三角波′電圧V、を発生する三角波発生用コンデンサ
、36はこのコンデンサC2からの三角波電圧が導かれ
る多重ウィンドコンパレータである。一方、37は前記
フリ・ツブフロップ回路32Q)出力パルスBが導かれ
そQ1立上り蒔にたとえば13.1μsの細い微分パル
スDv発生させる単安定マルチバイブレータ、38は上
記微分パルスDが導かれ、このパルス期間オンになり、
前記コンデンサC2の両端問題圧?初期値(たとえばN
PN形トランジスタのベース・エミッタl’tLi4圧
V B E )に設定する初期値設定回路、39は前記
三角波電圧v2のピーク値を設定するだめの基d!!!
1電土vRたとえば9Vag′?発生させる極隼シ庄発
生回路、40は上記基準゛シ圧■Rと削記三肉波礪田■
2とを比較してV22VRのと大にハイレベルの出刃′
72発主7る礪圧比転回路、4IはこいI颯土比穀1司
路40の出力が導かれ、こり)出力がハイレベル0)M
間オンになるトランジスタQ+otおよび抵抗h to
tからなり、制a電圧発生用コンデンw Clσ)端子
(圧ν1を低Fさせる毫圧劉1回路である。上記コンデ
ンサC1は、@記1源ライン30から抵抗)< tt 
′?通じて構成されるもので、そcI′X両端間(:発
生する制別イ圧v1はQv−VqCの笥囲内である。4
2は上記側a ”74. + V tが導かれるトラン
ジスタQ目1およびそのエミヅダ鴫:接続された抵抗R
111からなり、上記側・卸蔓王Vli:応じた゛電蒲
II=変換でる確出題流変換回路であり、その出力4済
Iにより前記11K!fr源回路35Q)出力纜fiI
の大きさが定まるようになっている。 次に、上記各部の詳細な構成および”動作を説明でる。 シ/Iw源回路35において、トランジスタQ+st 
 、 Q133  ・Q134はそれぞれエミ゛7りが
抵抗R131〜R133を介して電源丹イン30に接続
され、互いのベース同志が共通にトランジスタQ、+5
zCI’エミッタに接続されている。このトランジスタ
Q112のコレゲタは接地さ4、ベースは前記トランジ
スタQ1stQ)フレゲタと共通に前記電圧’IE流変
換回路42の出力端に接続されている。前記トランジス
タQ133”’コレゲタにはトランジスタQ135”’
フレゲタおよびトランジスタQsssのベースが接続さ
れ、前記トランジスタQ134のコレゲタにはエミッタ
が2個のマルチェミ゛ツタトランジスタQ137のコレ
ゲタに接続されている。このトランジスタQ137のベ
ースは前記トランジスタQ 135のベースおよびトラ
ンジスタQ136のエミ゛ソダに接続され、またトラン
ジスタQ、 + a sのコレゲタは前記切換スイ゛ソ
チ34の出力端(二接続されている。したがって、切換
スイ・ソチ34がオフσ1ときには、前記トランジスタ
Q131  、 Qtsa  。 Q134  * Q13Sにはそれぞれ電流Iが浦れ、
トランジスタQ、3.cは4f7M2tが流れるQlで
、三角波発生用コンデンサC2からトランジスタQ、1
37万回へ!?7WIが流れ込む。これに対して、自j
I記tJJ停スイ・ソチ34がオンのときシニは、マル
チェミヅタトランジスタQ137(二ベース磁流が流れ
なくなってオフになるから、トランジスタQ134の電
流l力桶11記三角彼発主用コンデンサC2に詐れ込む
。 前記初期値設定回路38において、トランジスタQ 1
81およびQIS2によってレベルシフト回路が形成さ
れてお蚤)、トランジスタQ、5li1は抵抗R181
およびトランジスタQlsa′?直列に介して接地さf
i、  トランジスタQ taxはコレゲタが抵抗R1
52’%’介して@源うイン30に接続さ4、そのエミ
゛ソダはベース・コレゲタ相互が接続されたトランジス
タQtsa’if介して接地されている。そして、前記
トランジスタ0.11i3υ1ベースは抵抗に1sa?
介して前記単安定マルチパイブレーク37Q)出力端に
接続され、@記トラン’i)スタG’tstのエミ゛シ
タが前記コンデンサC2に接続されている。したがって
、単安定マルチバイブレータ37から正極性02領分パ
ルスDが入力したとさ、トランジスタQ153がオンに
なって前記コンデンサc、Q’を端子(圧を初期Ira
(トffン9.;CfC+!+st C)1エミ・/9
M匣でJR+1、これはVBEである)に設定し、その
他の期間はトランジスタQ153−はオフになっている
。 ii+記!Qs電圧発生回路39においては、電源ライ
ン30と接地ライン31との間に抵抗R鵞41  、 
R142、R143が直列に接続され、上記抵抗R14
2の両端にトランジスタQ 141のコレクタおよびベ
ースが対応して接続され、このトランジスタQ14+の
エミ・ツタは接地さ4ている。ここで、抵抗R14tと
R143との抵抗値比V(R: 1 )に設定している
ので、トランジスタQ 141のコレツ・り電圧はベー
ス層圧、丁なわちV BE (/N9 (=1 +8 
)倍C7’rッティ6.、一方、前記多重ウィンドコン
パレーダ36において、 Qrssは4個θ)エミヅタ
ケ持っマルチエミッタトランジスタであjl、そのコレ
ゲタは4諒ライン30に接続され、第lエミッタは抵i
   坑8・・・ パ・・・からなる抵抗分圧回路′介
して接地さ・れ、第2エミ・ソダは抵抗R15a・R1
114を直ソリニ介して接地され、男:3エミ′ソダは
抵抗Rlll5  ・R+s11?介して僧厘され、纂
4エミヅる。上記抵抗”161  、 R162の接続
点(分圧点)にはトランジスタQ sstのベースが接
続され、抵抗RI63  、 R1640)接続点には
トランジスタ(JtstQ)コレクタおよびトランジス
タQ162のベースが接続され、抵抗R1m%  、 
R186の接続点にはトランジスタQ!62のコレクタ
およびトランジスタQ163のベースが接続され、抵抗
R167@ R168の接続点にはトランジスタQ16
3のコレクタおよびトランジスタQ164のベースカ接
続され、こ(、I))ランジスタQta+&’ゴレグタ
はパルス出力端子43に接続されると共に抵抗R169
を介して電源ライン3oに接続され、上記トランジスタ
Q1ss −Q1640’各エミヅタは接地されている
。さらに、前記マルチェミ゛ツタトランジスタQ161
+のベースは抵抗R1?。を介して″電源ライン3o1
:接攪され、上J己ヘースにはトランジスタQ1611
のエミ・ソダが接続されている。このトランジスタQ1
66”コレクタは接地さね、ベースは抵抗R171’2
介して前記エミ゛ソダ(:接普され、このベースにはト
ランジスタQ167のエミッタが接続されている。 そして、このトランジスタQ167のコレクタは接地さ
れ、ベースには前記コ・ンデンサC2−から三角波型F
Ev2が印加されている。ところで、前記抵抗R167
とR16Bとの抵抗値比は〔2:13、抵抗Rtss 
& Rtssと01抵抗値比は〔4:1〕、抵抗R16
3とR164との抵抗値比は〔6:1〕、抵抗R161
とR162との抵抗値比は〔s:t)になっている。し
たがつて、マルチェミ′ツタトランジスタQ 166の
ベース電圧VBが4VBFL以下0)ときはトランジス
タQ 161〜Q 164はオフ、パルス出力端子43
Q)出力電圧はハイレベルであを)、前記ベース電圧V
 B カ4’V BE < vr3≦6 V BE (
1’ト?fi ) FンンヌタQ164のみオンに反転
し、出力電圧はa−レベルに反転する。前記ベース電圧
VBが6VBE<νB≦8 vBEのときはトランジス
タQ163がオンになり、こス1.によってトランジス
タ(シ、64はオフに反転し、を上刃@ i−1,&す
ハイレベルζ二反転する。前記ベース電圧vBがδVB
E<Vs≦11)VBEのときはトランジスタQ1g□
がオンにな昏】、これによってトランジスタQ 163
はオフ、トランジスタQ164はオンに反転し、出力電
圧(・すローレベルに反転する。前記ベース電圧V、が
l(JVBg<Vsのと彦はトランジスタQ 161が
オンにな1)、これによってトランジスタQ!62はオ
フ、トランジスタQ +63はオン、トランジスタQ1
64は万フに反転し、出力電圧はハイレベルに反転する
。丁なわち、前記マルチェミ゛ツタトランジスタQ16
5g、−s−スN圧VBが4Vgg 、6VBE 。 8 V Bw  、 l U V BE ?勉L7z毎
ニ出力電圧が反転する。したがって、多事ウィンドコン
パレータ36U)人力@六−前記ベース電圧νBよ0ト
ラ:/ ;yス9 Q1611  、 Q167012
 V sz分タケ1氏イ2Vsg 、4Vsz 、+5
Vsg 、8VBE ?越える苺に出力電圧が反転する
ので、多重ウインドコンパレーダ36は4個の反転@ 
E y持っている。 次に、第;3図の動作について第4図を参照して説明す
る。いま、パルス入力端子33に入力パルスAが入力す
ると、こわはフリ゛lブフロ゛ツブ回路32で2分周さ
れ、こり洩分周パルスBが単安定マルチバイブレータ3
7(=入力して伎分パルスDが発生する。この微分パル
スDによって初期値設定回路3dが三角波発生用コンデ
ンサC,+CI”4子4圧V20’fA期値?VgE(
,40、7V )に設定でる。−万、目1!記分周パル
スBがハイレベルの期(hlは、切停スイッチ340)
4+?1Ill I=よって竜;扉ン非回FM!r35
刀)り電廂I?自弓己コンデン+C2に1弁丁0)テ、
””jンデン7−C2υ)端子電圧v2は蛍誠に増加す
る。これに対して、前記分1MパルスBがローレベルO
)期間は、切換スイツチ34い制御によって蚤清源回路
35蕃ニフンデン4−C2から電流■が梳れ込むように
なるので、コンデンサC2υ)端子電圧V2は単−周に
減少でる。したがって、分局パルスBと同じ川明で、#
18でztは入力パルスA 01Q @ (1” 1倍
の1開明でコンデン+l−C2ζ二三円液電圧−、+ 
2.zls廼生でる。 上記三角波電圧v2Q)ピーク値は、定冨状、西では幕
準慰圧発王回路39で発生する基準1i8:9VBg(
’563V)になるようにフィードバック制御が行なわ
れる。丁なわち、電圧制御回路40Z・す三角&電圧入
力が基準゛飛圧入力?陽えると出力がハイレベルになり
、これによって層圧制御回路4 J O)トランジスタ
Qlolがオンにな0.制御電圧発生用コンデンサCI
の端子電圧Vlが下がり、電圧電流変換回路42Q)出
力電’/jf 1が小さくなり、三角波発生用コンデン
サC2Q)充放電電流Iが小さくな1)、こQ1フンテ
ンサC2のピーク電圧が下がる。なお、定常状態(二な
るまでは、電圧比較回路40の出力はローレベル、電圧
制御回路41はオ°)状態、制御電圧発生用コンデンサ
C,の端子電圧V!は抵抗”11ケ通じてQ)充゛礪4
弥により徐々に上昇し、電圧電流変換回路42Q1出力
電流Iも徐々C二上昇する。こυ1出力電涜I (/N
大ささは1=v、−vHE R1□  で定まる。 そして、前記多重フィンドコンバレータ、76は三TA
波電圧入力がlV、3g(初期値)〜9vs=(ピーク
値)〜1vらE!:変化する過程で、tii’14Lり
、Cウ1: 2 V Bp  、 4=\’ B E 
+6VBE、、8VBEの反死電比で出力@田が反転し
、−1司期の三角仮に討して4Fillr、nパルス出
力を発生する。この三角波は前述したように入力パルス
Aの半分の凋彼激であり、この4倍の周波数の上記パル
ス出力は、入力パルスAQ)2倍の周波数に逓倍さセた
ものである。こり)場合、多重ワインドフンパレータ3
6σ)各反転電圧を三角e振幅I V az 〜9 V
 BB 内テ2VBE。 4VBE、6シBE8V13gの如<VBEケ単位とし
て上、旦 立 L 88.8.8 に設定し、反転磁圧 間隔?等しい直(2Vbz )としているC)で、パル
ス出力のデユーテイ比は50%とな))、整った出力パ
ルスが(尋らねる。 また、上記逓磨回路では、入力I<ルス!\7フリヅブ
フaヅブ回路32で分周して得た分力パルスBによ(1
切寝スイツチ34ン切換制御しているQ)で、入力パル
スA O)デユーティ比は任意のものでよく、デユーテ
ィ比が比較的小さい細い入力パルスであってもパルス逓
倍が可能でメリ、前記分局パルスBによって三角波電圧
V2の初期値設定を行なって簡明をとっているので、正
確な逓倍動作が得られる。第3図Q)回路をブレヅドボ
ードl二より実験した結果、電圧電流変換回路42の出
力電流Iを1μA、1tllIA。 1(JUμA、1mAに設定L、入力パルスAQ)r!
i1波数を101JHz 、1KHz 、1QKHz 
。 l CI IJ K Hz O>如く広い範囲(100
0倍)にわたって変化させてもパルス逓倍動作が安定(
=得らtた。ここで、第5図に人力用波数f1ムqと出
力電波数foじ゛の測定結果を示す。なお、入力パルス
Aのむl゛は、三角波発生用フンデン−+C2Q)容量
値と元放電電講Iの電流値とi端間ピーク電圧V(=8
〜Bz )で決まl)、である。したがって、V’H(
i3Vであり、C2=0.1JU2μFとした@ひに、
上記逓倍回路01人力周仮数fIN (71範囲は 89 )1 z < f IN < 89 K Hzで
あを)、第5図Q1屓11定結果と良く一致する。この
ように上記逓倍回路は、コンデンサC2の容量値を大傘
く丁れば低l1il彼用、小さくてれば高尚波用として
使用でよる。 第6図は多重ウィンドフンパレータの変形例を示すもの
であり、それぞれ基準電圧入力vr1 、Vr2  、
Vr3  、Vr4  (但L V r 1(Vr、(
Vr3(Vr4 )′(/有する埴土比較回路61.6
2.63.64に共通に入カシ圧V INケは」加し、
各電圧比較回路61〜64Q)出力を対応して抵抗R1
%R,を介してトランジスタQ1〜Q4のベース(二導
き、こQ1各トラ1    ンンスタQ1〜Q2+sn
エミ゛ツタを接地し、トランジスタQ4のフレフタをト
ランジスダQ3Q1ペースに、こ(/% )ランンスタ
QsC)’フレフタをりC2のづレクタをトランジスタ
Q1(1)ベースに接続し、トランジスタQrのフレフ
タから出カパルスン取曝)出でようにしたものである。 こ0)ように複数υ)電圧比較回路と、櫛浬回格?用い
た回路(二おいても、前述したと同様ζ:4−固の反転
電圧vrl 、Vr2 、v「3 、vr4fy−待つ
多重ウィンドコンパレータ動作が得られる。 〔発明の効果〕 上述したよう(二本発明Q)パルス川波数逓倍回路によ
れば、デユーティ比が任意0)入力パルスに対して闇波
数が逓倍された出力パルスを発生でき、パイボーモトラ
ンジスタケ便用した逓倍回路として帰広い用途を有する
【図面の簡単な説明】
′@1・徊は従来の周波−a逓倍回路を示す薄酸説明[
く、第2図は本発明のパルスt!4 el牧逓倍回路の
基本構成ケ示す図、第3図は本発明Q1−芙池例ケ示す
回路図、@4囚は第3因の)作悦−U)ために示でダイ
ミングチャート、第5図は48■の回路の実験結果であ
る人力周波数対出カM波2iI[虞==#尊;特性を示
1−図、駕tS図は第2因の多重ウィンドフンパレータ
Q1変形例ン示す回路図である。 10.32・・・フリヅブフロヅブ回路、12I36・
・・多1フインドコンパL/−9,11,34・・・電
流方(ロ)切換スイ・ソチ、13・・・三%4波発生回
路、35・・・電流源回路、32・・・IJi女定マル
チバイブレータ、38・・・初期値設定回路、39・・
・基準電圧発生回路、4o・・・電圧比較回路、41・
・・電圧制御回路、42・・・電圧電済矩撲回路、C2
・・・三角坂発生用フンデンサ、C1・・・郷、制御電
圧発生用コンデンサ、Q!ts・・・マルチェミ・ツタ
トランジスタ% Q161〜Q、I64・・・トランジ
スタ、l<161 ′” 11118°1°抵抗。

Claims (1)

  1. 【特許請求の範囲】 (11人力パルスを分局するフリップフロップ回路と、
    こQ)フリップフロップ回路の分周出力パルスによりコ
    ンデンサの充放電電流が切換制御され上記コンデンサに
    前記分局出力パルスと同じ周期Q)三角波電圧を発生す
    る三角波発生回路と、この三角波発生回路の三肉波出力
    濱圧が入力し、複数σ)反転電圧を持ち、上記三角波尾
    出入力の一周期に複数のパルスを発生でる多重ウィンド
    フンパレータとを具備でること?#徴とでるパルス局波
    数逓倍回路。 (2)前記三角波発生回路の三角岐竜圧出力の最小値お
    よび最大!I!if′?決める回路をさらに具備でるこ
    とを特徴とする特許請求の、−1第1項記載01パルス
    1彼叡逓偕(目1路。 に++  n;i記多東ウィンドフンパレータは、使用
    トランジスタ0)ベース・エミ・ツタ1i−z’i i
     liV b Eを単位とでる所定の大きさ関係を有で
    る種数ノ)反転電圧ケ持つことを特徴とする特許請求Q
    1植艷第l墳記ao1パルス凋波数逓倍回路。 (4)  前記多重ウインドゴンバレータ回路ハ、マル
    チェミ・ツタトランジスタと、このマルチェミ・ツタト
    ランジスタ01各工ミ′ツタ回路にそれぞれ挿入される
    分圧比が順次異なる抵抗分圧回路と、こQ1抵抗分圧回
    路それぞれの分圧点に対応してベースが接続され、各エ
    ミ゛ツタは共通接続される複数(7)f、ランンスタと
    、これらのトランジスタ相互において分圧比Q)大きい
    抵抗分圧回路(二ペースが接続されたトランジスタを隣
    りの分圧比が小さい抵抗分圧回路に接続されたトランジ
    スタQ)ベースに桜餅し、分圧比が最も小さい分圧抵抗
    回路にベースが接続されたトランジスタのフレフタから
    出力パルスを取り出てようにしてなることを特徴とする
    特許請求の閣西第1項記戦のパルスPIU7H1数逓倍
    回路。
JP57090063A 1982-05-27 1982-05-27 パルス周波数逓倍回路 Granted JPS58206227A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57090063A JPS58206227A (ja) 1982-05-27 1982-05-27 パルス周波数逓倍回路
EP83104977A EP0095672A1 (en) 1982-05-27 1983-05-19 Pulse frequency multiplier
US06/497,138 US4570089A (en) 1982-05-27 1983-05-23 Pulse frequency multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57090063A JPS58206227A (ja) 1982-05-27 1982-05-27 パルス周波数逓倍回路

Publications (2)

Publication Number Publication Date
JPS58206227A true JPS58206227A (ja) 1983-12-01
JPH0368570B2 JPH0368570B2 (ja) 1991-10-29

Family

ID=13988093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57090063A Granted JPS58206227A (ja) 1982-05-27 1982-05-27 パルス周波数逓倍回路

Country Status (3)

Country Link
US (1) US4570089A (ja)
EP (1) EP0095672A1 (ja)
JP (1) JPS58206227A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3377185D1 (en) * 1982-04-21 1988-07-28 Toshiba Kk Transistor circuit
IT1210965B (it) * 1982-12-22 1989-09-29 Ates Componenti Elettron Generatore di segnali temporalmente correlati.
US5257301A (en) * 1992-03-30 1993-10-26 Trw Inc. Direct digital frequency multiplier
US5426433A (en) * 1993-09-14 1995-06-20 Ael Industries, Inc. Coherent RF pulse multiplier
DE10204294A1 (de) * 2002-02-02 2003-08-14 Philips Intellectual Property Schaltungsanordnung zur Pulserzeugung
US7595677B2 (en) * 2007-09-28 2009-09-29 Broadcom Corporation Arbitrary clock circuit and applications thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553920A (en) * 1978-10-17 1980-04-19 Nec Corp Frequency multiplier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3262069A (en) * 1963-07-10 1966-07-19 Servo Corp Of America Frequency generator for producing electric signals of predetermined wave form
DE2105874C3 (de) * 1971-01-30 1980-11-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Einrichtung zur Vervielfachung einer Impulsfolgefrequenz
DE2105873A1 (de) * 1971-01-30 1972-08-17 Licentia Gmbh Einrichtung zur Vervielfachung der Frequenz einer Impulsfolge
US3743946A (en) * 1971-06-11 1973-07-03 Halliburton Co Variable frequency multiplier and phase shifter
US3796960A (en) * 1972-09-05 1974-03-12 Halliburton Co Electronic signal multiplier
GB1550213A (en) * 1975-12-08 1979-08-08 Rca Corp Frequency doubler
FR2346903A1 (fr) * 1976-04-01 1977-10-28 Ibm France Multiplicateur de frequence a large bande et application de ce dispositif
US4092550A (en) * 1976-11-22 1978-05-30 Ncr Corporation Frequency multiplier and level detector
JPS5639624A (en) * 1979-09-10 1981-04-15 Hitachi Ltd Pulse frequency multiplying circuit
JPS5645459A (en) * 1979-09-20 1981-04-25 Otsuka Pharmaceut Co Ltd Cyclic amine

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553920A (en) * 1978-10-17 1980-04-19 Nec Corp Frequency multiplier

Also Published As

Publication number Publication date
US4570089A (en) 1986-02-11
EP0095672A1 (en) 1983-12-07
JPH0368570B2 (ja) 1991-10-29

Similar Documents

Publication Publication Date Title
JPS56126315A (en) Oscillator
GB1575445A (en) Rectangular waveform signal reproducing circuit for electronic musical instruments
JPS58206227A (ja) パルス周波数逓倍回路
US4122751A (en) Automatic instrument tuner
JPS5917566B2 (ja) アナログ−デジタル変換器
US4800338A (en) Pulse count type FM demodulator
US5180987A (en) DC-to-AC symmetrical sine wave generator
US4427901A (en) Waveform shaping circuit
JPS647696B2 (ja)
US3665216A (en) Pulse width modulation detector
SU980187A1 (ru) Устройство задержки
JPS628969B2 (ja)
JPS5920151B2 (ja) アナログ乗除算回路
US4047050A (en) Calibrating impulse generator for an impulse-shaping element
JPS6267921A (ja) 発振回路
SU1117610A1 (ru) Источник стабилизированного напр жени
Smith Simple digitally-controlled variable-gain linear dc amplifier
JPH0430814Y2 (ja)
JPH01198109A (ja) 自動デューテイ設定回路
JPH0224272Y2 (ja)
JPS58187020A (ja) 電圧−周波数変換器
JP2564730B2 (ja) エンベロープ信号発生回路
JPH0646685B2 (ja) 擬似波形発生回路
JPS61290815A (ja) 移相回路
JPH0821835B2 (ja) 電圧制御発振回路