JPS647696B2 - - Google Patents

Info

Publication number
JPS647696B2
JPS647696B2 JP55132756A JP13275680A JPS647696B2 JP S647696 B2 JPS647696 B2 JP S647696B2 JP 55132756 A JP55132756 A JP 55132756A JP 13275680 A JP13275680 A JP 13275680A JP S647696 B2 JPS647696 B2 JP S647696B2
Authority
JP
Japan
Prior art keywords
current
switch
capacitor
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55132756A
Other languages
English (en)
Other versions
JPS5763930A (en
Inventor
Edowaado Beitoke Robaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Priority to JP55132756A priority Critical patent/JPS5763930A/ja
Publication of JPS5763930A publication Critical patent/JPS5763930A/ja
Publication of JPS647696B2 publication Critical patent/JPS647696B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は、周波数制御が可能な三角波を発生す
る信号発生器に関する。
関数発生器は、広周波数帯にわたつて三角波、
のこぎり波、短形波、正弦波等の種々の波形の信
号を発生する信号発生器であり、特に測定や検査
の技術分野で盛んに利用されている。殆んどの関
数発生器は、本発明が直接関係する三角波信号発
生器を有し、この三角波信号発生器の出力である
三角波信号を波形変換回路に加して、上述の如き
種々の波形の信号を得るのが普通である。
第1図は、従来の三角波信号発生器の1例を示
すブロツク図である。第1図において、電流源1
0及び電流シンク12は、スイツチ回路14によ
つて、可変タイミング・コンデンサ16に選択的
に接続し、コンデンサ16を充電或いは放電す
る。コンデンサ16の両端電圧は、緩衝増幅器1
8を介して、波形変換回路20及びスイツチ制御
回路30に印加される。尚、スイツチ制御回路3
0は、比較器24,26及びマルチバイブレータ
(以下、FFという)28から構成され、第1図の
回路の出力は出力端子22から得られる。
次に第1図の回路の動作について説明する。ス
イツチ回路14によつて電流源10をコンデンサ
16に接続すると、コンデンサ16の両端電圧は
直線的に上昇する。スイツチ制御回路30の比較
器24,26は、緩衝増幅器18を介して印加さ
れるコンデンサ16の両端電圧を、夫々基準電圧
Vref1及びVref2と比較する。コンデンサ16
の両端電圧が、基準電圧Vref2を超えると、比
較器26はFF28をトリガし、FF28はスイツ
チ回路14を駆動し、電流源10を切り離して電
流シンク12をコンデンサ16に接続する。した
がつて、コンデンサ16は一定割合で放電を開始
し、コンデンサ16の両端電圧が基準電圧Vref
1まで低下すると、比較器24はFF28をトリ
ガする。トリガされたFF28はスイツチ回路1
4を駆動して、再び電流源10をコンデンサ16
に接続する。上述の動作は、電流源10及び電流
シンク12の電流値、及びタイミング・コンデン
サ16の容量によつて決定される周期で繰り返え
される。電流源10の電流I1及び電流シンク12
の電流I2は、通常、等しくなるように正確に調整
され、対称三角波信号を発生させるのが普通であ
る。
第1図の回路から得られる三角波信号の周波数
は、電流源10及び電流シンク12の電流I1,I2
を制御することによつて制御できるが、第1図に
示した従来例では、広範囲にわたつて電流I1,I2
を正確に制御するためには多数の高精度抵抗器と
複雑なスイツチ回路を必要とするため、高価且つ
複雑になるという問題点があつた。
したがつて、本発明の目的は、電流源及び電流
シンクの電流を正確な所定値に維持しつゝ、広周
波数帯にわたつて三角波信号の周波数を制御でき
る信号発生器を提供することである。
本発明の他の目的は、構成が簡単で且つ安価な
信号発生器を提供することである。
本発明の更に他の目的は、ミラー積分器と電流
源技術を応用した信号発生器を提供することであ
る。
本発明の特徴は、正確に調整された固定の電流
源及び電流シンク、及び低周波信号発生用として
電流―電圧変換器とミラー積分器を用いたことで
あり、これによつて、本発明は、従来、例えば、
10-2Hz〜1MHzという広周波数帯にわたつて出力
信号周波数を変化させるために必要であつた問題
点、即ち電流I1,I2の大幅で且つ高精度の制御及
び大容量コンデンサの使用を克服している。
以下、添付の第2〜4図を参照して、本発明の
実施例を説明する。第2図は、本発明の原理を説
明するための基本回路図である。本発明に係る信
号発生器は、電流源10、電流シンク12、スイ
ツチ回路14、タイミング・コンデンサ(以下、
単にコンデンサという場合がある)16a〜16
n、電流−電圧変換器38、ミラー積分器40、
及びスイツチ32,34等を主要構成要素とす
る。第2図には示していないが、三角波を連続し
て発生するためには、第1図の回路のように、緩
衝増幅器18及びスイツチ回路14を制御するス
イツチ制御回路を設ける必要がある。
第2図において、スイツチ回路14は、先ず、
電流源10を、選択スイツチ15a〜15nによ
つて選択されるコンデンサ16a〜16nのいず
れか1つのコンデンサに、スイツチ32を介して
接続していると仮定する。尚、コンデンサ16a
〜16nの容量は夫々異なつており、例えば、
0.001、0.01、0.1、1、10μFのように10倍の割合
で変化するようにしておく。選択されたコンデン
サの両端電圧は直線的に上昇し、スイツチ34を
介して出力端子36から外部回路(図示せず)に
印加される。この状態で、スイツチ回路14が、
信号路31を介して、スイツチ制御信号を受け、
上述の選択されたコンデンサを電流シンク12に
接続すると、コンデンサは放電してその両端電圧
は直線的に低下する。コンデンサの両端電圧が所
定値まで低下すると、スイツチ回路14は、信号
路31を介して印加されるスイツチ制御信号に応
答して、電流源10側に切り換える。このよう
に、信号路31からの制御信号の制御下でスイツ
チ回路14が切り換わり、出力端子36から三角
波信号が連続して得られる。出力信号(三角波
形)の傾斜(或いは周波数)は、電流源10及び
電流シンク12を流れる電流I1,I2及び選択され
たタイミング・コンデンサの容量によつて決ま
り、選択されたタイミング・コンデンサの容量が
大きい程、出力信号の周波数は低くなる。タイミ
ング・コンデンサの切換えによつて、出力信号の
周波数を不連続に変えることができるが、必要に
応じて電流I1,I2を所定範囲内で連続して変化さ
せることによつて、タイミング・コンデンサの切
換えステツプ間の所望周波数を有する出力信号を
得ることができることは勿論である。
尚、電流I1,I2の連続変化については、第4図
を参照して説明する。ところで、例えば、0.01Hz
のような低周波の出力信号を得るには、タイミン
グ・コンデンサの容量を非常に大きく(例えば、
100μF)する必要があるが、このような大容量で
且つ高精度のコンデンサは極めて大型となり実用
的でない。更に、出力信号の周波数を、高周波か
ら上述の如き低周波まで変化させるためには、電
流I1,I2を、例えば、1mA〜1μAの広範囲にわた
つて制御する必要があるが、広範囲にわたつて電
流I1,I2を精密に制御することは、回路構成を複
雑にしても非常に困難である。本発明は、後述す
るように、上述の問題点を効果的に解決してい
る。
スイツチ32,34が図面上下側の切換え位置
にある場合には、電流源10からの電流I1或いは
電流シンク12の電流I2は、演算増幅器(インバ
ータとして作用)37及び帰還抵抗器39を有す
る電流―電圧変換器38に供給され、電流I1或い
はI2に対応する電圧に変換される。電流―電圧変
換器38の出力電圧は、演算増幅器(インバータ
として作用)42、タイミング抵抗器44a〜4
4n、選択スイツチ45a〜45n、及び積分用
のコンデンサ46を構成要素とするミラー積分器
40において積分される。尚、電流―電圧変換器
38の出力電圧は、帰還抵抗器39の抵抗によつ
て決まる。タイミング抵抗器44a〜44nの抵
抗は夫々異なり(例えば、10KΩ、100KΩ、1M
Ω…のように一定の倍率で変化)、スイツチ45
a〜45nを選択的に閉じて抵抗器44a〜44
nの何れか1つを選択し、ミラー積分器40の出
力信号の周波数(即ち、傾斜)を制御する。帰還
抵抗器39、タイミング抵抗器44a〜44n、
及びコンデンサ46を適当に選ぶことによつて、
電流I1及びI2を変えないで非常に低い周波数の出
力信号を得ることができるので、従来の信号発生
器に比較して、高価な高精度抵抗器及び選択スイ
ツチの数を減らすことが可能である。また、電流
源10などに使用するトランジスタなどの非直線
性、温度特性に影響されないので、安定である。
第3図の回路は、本発明の信号発生器の回路図
であり、最大の容量(例えば、10μF)を有する
タイミング・コンデンサ16nを、低周波モード
(ミラー積分器40を使用するモード)及び高周
波モード(ミラー積分器40を使用しないモー
ド)の両方に兼用している。このため、第3図の
回路では、第2図の回路に用いたスイツチ34を
省略してスイツチ48,50を新たに設けてい
る。高周波モードで且つタイミング・コンデンサ
16nを選択する場合には、スイツチ32を上側
(図面上)の切換え位置とし、且つスイツチ50
を開きスイツチ15n及び48を閉じて、電流I1
及びI2でコンデンサ16nを直接充放電する。一
方、低周波モードでは、スイツチ32を下側に切
り換え、スイツチ48を開き且つスイツチ15n
及び50を閉じて、ミラー積分器を構成するよう
にする。コンデンサ16nを、上述の如く高周波
モードでは、量大容量のタイミング・コンデンサ
として用いると共に、低周波モードではミラー積
分器のコンデンサとして用いているので、第2図
の回路に比較して容量の大きいコンデンサを1個
減らせるという利点がある。低周波出力信号を得
るのにミラー積分器を用いた理由は、ミラー積分
器は、低周波帯では直線性に秀れているが、高周
波帯では充分に動作しないためである。尚、第2
図及び第3図の回路において、低周波モード或い
は高周波モードで同じコンデンサ16nを用いた
場合、出力信号の周波数は、抵抗器39の抵抗
と、スイツチ45a〜45nによつて選択された
抵抗器44a〜44nの何れかの抵抗との比によ
つて決まる。
第4図は、第2図の回路を利用した信号発生器
の実用回路図であり、第3図の本発明の回路を応
用することも勿論可能である。電流シンク12
は、演算増幅器52及び52′び、トランジスタ
54及び54′、抵抗器56,56′,62、ポテ
ンシヨメータ58等から構成されている。電流制
御回路60は、演算増幅器64及びダーリント
ン・トランジスタ66から成る電流加算回路、ポ
テンシヨメータ70と演算増幅器68と抵抗器7
6とから成る制御可能電圧源、掃引信号等の外部
信号が印加される外部入力端子74、及び抵抗器
76等から構成される。電流制御回路60は、制
御可能な電流を抵抗器62に供給し、抵抗器62
の両端の電圧降下は、演算増幅器52及び52′
の非反転入力端に印加される。外部入力端子74
に印加される外部掃引信号電圧は、第4図の回路
の出力信号の周波数を連続して変化させるために
利用されるので、第4図の回路は電圧制御発振器
(VCO)として動作する。
電流シンク・トランジスタ54,54′のコレ
クタ電流は、電流ミラー回路である電流源10に
供給されるが、電流源10は、トランジスタ7
8、ダイオード結合トランジスタ78′、抵抗器
80,80′、ポテンシヨメータ82から構成さ
れている。スイツチ回路14は、トランジスタ7
8′,54のコレクタ間に直列接続したダイオー
ド84,86、PNPトランジスタ88、及び
NPNトランジスタ90等から成る。スイツチ制
御回路30はトランジスタ88,90のベースに
接続し、トランジスタ88,90のオン・オフを
制御する。第4図の他の回路部分は、第2図と同
様なので、説明を省略する。
第4図の回路の動作は、上述の説明から、当業
者は容易に理解できるので、以下簡単に説明す
る。ポテンシヨメータ58の摺動子の位置を中点
位置にすると、トランジスタ54,54′のコレ
クタ電流は夫々等しく、電流制御回路60からの
制御電流に応じて変化する。スイツチ制御回路3
0が高レベルの出力信号を出力すると、トランジ
スタ88,90は夫々オフ、オンするので、ダイ
オード84,86は夫々オン・オフ状態になる。
電流源10からの電流I1は、連動する選択スイツ
チ32,34の切換えに応じて、タイミング・コ
ンデンサ16a〜16nの内の選択されたコンデ
ンサ或いはミラー積分器のコンデンサ46の何れ
かを充電する。一方、スイツチ制御回路30から
の出力が低レベルに変化すると、上述の充電され
たコンデンサを放電する。したがつて、対称三角
波信号がこれらコンデンサから得られる。ポテン
シヨメータ58の摺動子の位置を中央位置からず
らすと、トランジスタ54,54′のコレクタ電
流は異なつてくるので、周波数を一定に維持した
まゝで出力信号の上昇及び下降スローブを制御で
きる。即ち、ポテンシヨメータ58の摺動子を、
図面上で中点から右側に移動すると、トランジス
タ54,54′のコレクタ電流は夫々増加、減少
する。トランジスタ54′のコレクタ電流が減少
すると、トランジスタ78,78′のコレクタ電
流が減少するので、出力信号の上昇スロープの変
化率が下降スロープの変化率より小さくなる。一
方、ポテンシヨメータ58の摺動子を中点位置か
ら左側に移動させると、上述と逆の現象が生ず
る。尚、抵抗器80,80′の抵抗が等しく且つ
トランジスタ78,78′の特性が略完全に揃つ
ていれば、ポテンシヨメータ82を省略すること
ができる。
以上説明したように、本発明に係る信号発生器
は、高周波モードでは複数の充放電タイミング・
コンデンサを用い、一方低周波モードでは、高周
波モードのタイミング・コンデンサを利用してミ
ラー積分器を構成することにより、少ない部品
で、広周波数帯にわたつて直線性の極めて良好な
三角波形の出力信号を得ることができる。
以上、本発明の好適な実施例を説明したが、当
業者は用途に応じて本実施例の変形変更を行うこ
とは容易である。例えば、電流源及び電流シンク
を、夫々正及び負電圧源で置換し、且つ、電流―
電圧変換器を電圧―電流変換器で置換し、充放電
コンデンサを使用して高周波信号を発生し、ミラ
ー積分器を使用して低周波信号を発生してもよ
い。この場合、第3図の実施例のように、1或い
は2以上のコンデンサを高周波モードと低周波モ
ードの両モードで共用してもよいことは勿論であ
る。必要に応じて、電流―電圧変換器38の帰還
抵抗器39を切り換えて周波数を制御してもよ
い。尚、種々のタイプの関数発生器及び周辺回路
が、昭和51年4月号の雑誌「インタフエース」の
129〜139頁に掲載されているが、本発明にこれら
の従来の回路を用いることは可能である。
【図面の簡単な説明】
第1図は本発明が応用できる従来の関数発生器
のブロツク図、第2図は、本発明の原理を説明す
るための回路図、第3図は本発明の信号発生器の
回路図、第4図は第2図の回路を応用した信号発
生器の実用回路図である。 図中、10は電流源、12は電流シンク、14
は第1スイツチ、16はコンデンサ、32は第2
スイツチ、38は反転電流電圧変換器、42は反
転増幅器、15a〜15n,48,50はスイツ
チ手段を示す。

Claims (1)

  1. 【特許請求の範囲】 1 電流源及び電流シンクからの互いに逆極性の
    電流を交互に出力する第1スイツチと、 該第1スイツチの出力電流を第1又は第2出力
    端子に選択的に出力する第2スイツチと、 少なくとも1個のコンデンサと、 上記第2スイツチの第2出力端子に接続され、
    入力電流を反転した出力電圧に変換する反転電流
    電圧変換器と、 該反転電流電圧変換器の出力端子に抵抗器を介
    して反転入力端子が接続された反転増幅器と、 上記第2スイツチの第1出力端子と基準電位源
    との間に上記コンデンサを接続する第1状態か、
    又は上記反転増幅器の出力端子と反転入力端子と
    の間に上記コンデンサを接続する第2状態かを選
    択するスイツチ手段とを具え、 上記第2スイツチが上記第1又は第2出力端子
    に出力電流を供給する場合に、上記スイツチ手段
    は夫々上記第1又は第2状態を選択することを特
    徴とする信号発生器。
JP55132756A 1980-09-24 1980-09-24 Signal generator Granted JPS5763930A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55132756A JPS5763930A (en) 1980-09-24 1980-09-24 Signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55132756A JPS5763930A (en) 1980-09-24 1980-09-24 Signal generator

Publications (2)

Publication Number Publication Date
JPS5763930A JPS5763930A (en) 1982-04-17
JPS647696B2 true JPS647696B2 (ja) 1989-02-09

Family

ID=15088813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55132756A Granted JPS5763930A (en) 1980-09-24 1980-09-24 Signal generator

Country Status (1)

Country Link
JP (1) JPS5763930A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3043893U (ja) * 1997-05-30 1997-12-02 株式会社間組 シャッターレールを一体に備えた扉、及びシャッター

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242408A (ja) * 1986-03-14 1987-10-23 ウエスタン、デジタル、コ−ポレ−シヨン 電圧制御発振器
JPS63244927A (ja) * 1987-03-30 1988-10-12 Mitsumi Electric Co Ltd 三角波発生回路
JP2012156840A (ja) * 2011-01-27 2012-08-16 Fuji Electric Co Ltd 発振回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230366A (en) * 1975-09-03 1977-03-08 Tektronix Inc Signal generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3043893U (ja) * 1997-05-30 1997-12-02 株式会社間組 シャッターレールを一体に備えた扉、及びシャッター

Also Published As

Publication number Publication date
JPS5763930A (en) 1982-04-17

Similar Documents

Publication Publication Date Title
GB2194405A (en) Filter time constant adjuster
US4112428A (en) Clocked precision integrating analog to digital converter system
JP2503598B2 (ja) ピ―ク電圧保持回路
GB2102231A (en) Triangle waveform generator having a loop delay compensation network
JPH05111241A (ja) Dc−dcコンバータ
JPS647696B2 (ja)
US4057796A (en) Analog-digital converter
US4705961A (en) Programmable sweep generator
US4620162A (en) Tunable triangle wave generator with two-phase sinusoidal outputs
US4009402A (en) Time expander circuit for a frequency-to-digital converter
JP3312763B2 (ja) 電圧印加電流測定回路
JPS5934720A (ja) 電圧制御発振回路
JPH03121614A (ja) 発振回路
US4631501A (en) Voltage controlled oscillator
JPS628969B2 (ja)
JP3098531B2 (ja) パルス幅変換回路
KR920004916B1 (ko) 구형파의 위상 지연회로
JPS6022682Y2 (ja) デイジタル・アナログ変換器
JP2573607B2 (ja) ピ−ク電圧保持回路
SU1190296A1 (ru) Способ формировани сигналов дл преобразовани параметров пассивных нерезонансных двух-или трехполюсников
SU659988A1 (ru) Преобразователь активного сопротивлени в период следовани импульсов
JPS644377B2 (ja)
JPS6320191Y2 (ja)
JPH07264022A (ja) プログラマブル遅延発生装置
JPS61177024A (ja) A/d変換回路