JPS58206163A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は非晶質または多結晶のシリコン＃膜を用いて電
界効果トランジスタを形成する薄膜半導体装置の製造方
法に関する。

界効果トランジスタ（　ＦＥＴ　）を形成すること、ま
たその際にレーザー処理等によりシリコン薄膜の結晶粒
を成長させ移動層の改善をすることは既に知られている
０ ガラス基板上にシリコン４膜を堆積し、レーデ−照射に
よりその結茜化を行い、これ１＆板としてＦＥＴを製作
する場合の問題点は次の通りＣめる。

（ａ）　　第１の間１ｆｆｌ　ｒ、Ｉ、レ　デー出力と
ＦＥＴ　％　１’＋−の関係である。非晶實または多結
晶シリコン會レーデー照射ｉＣよって結晶化或は結晶粒
の成長をＢすると共に粒界の局在準位密度の低減効果に
より、電気伝導度の数置をすることは既知である。シリ
コン薄膜か同一不純物濃度のとき、結晶粒サイズはシー
９″−出力に依存して大きくなり（第１図）、結晶粒サ
イズの増大に伴ってホール効果の移動度も大きくなる（
第２に））ｏｌかしなからガ′ラス基板に石英等の＾融
点材員を用いる場合問題かないが、材料コストの低減化
のためＡｔ、０．−８ＩＯ２がラス、　Ｂ２０．−８１
０、ガラス等軟化点８００℃す、下のガラス基板を用い
る場ｉ、゛、レーザー出力を成る限界点以上に高＜−ｒ
ることは基板のタラ、り発生、応力企み咎のため素子特
性及び細軸性に問題がめる。このためレー・デー出力に
限界があり、ＦＥＴの桜動良を十分に尚めることは出来
す、仕様目標、経済性、１８幀性、他部品祠料との組合
せによる１０セスの限界と妥−が必費となる。

（ｂ）　　第２の問題は、レーザー照射等により、シリ
コン薄膜の表面が浴融及び結晶化［程での繰返し再結晶
過程で衣面丸れを生じ、凸凹か形成されることである。

このため素子の寸法梢ＩＷに問題があり、ウェハー内で
の％性の・９７ノキの原因と魁なり、集積回路の設計に
間！ｙＡ金のこす。

〔発明の目的〕

本発明は上記問題点を勢決し、比較的低温のプロセスで
良好なＦＥＩ”ｈ　１ｉ−ｔを実現することをｕＪ吐と
した薄膜半導体装１ばの表情方法全提供することを１．
１的とする。

〔発明の概要〕

本発明では、まず前述の第２の問題点を哨決するため、
シリコン薄膜をレーデ−等のエネルギービーム照射によ
るマニールを行うに当ってシリコン薄膜表面を絶縁ｆ）
ｌｊｋで保−する。この表面保膿膜の有効性を検討した
結果は下表のようである。表の最小レーデ−出力とは、
３μｔｎ以、Ｅの結晶粒会得るに焚したレーデ−出力Ｃ
シる。

弔３図に７Ｉ＜されＣい６ようｅこ、レーザー出力と表
向温度との測疋よりみで、ガラス基板の刊賀をも考察す
ｉｌば、ｂ〜８ｗレーザー出力を使用−することにより
／す」ン衣■温度に８０（ＪＬ：以上とすることか出来
、〃・−）粕晶枚−ゾイズ゛を人きく成長させると共に
表向外観も平坦に保たれる。

このことから非ム質或は多結晶シリコンのレーザー処理
による材實改善には製作工程に表向保ｗ！に膜は有効で
ある０ 次に第１の問題点に対する解決法について説明する。表
面保謙膜を用いることにより、同一結晶粒サイズを得る
にレーザー照射の低出力化を計ることが出来る。このこ
とは被照射物体の表向温度を下げることが出来、ガラス
基板のクラッ７発生を防止できる。ところが同一結晶粒
の多結晶シリコンを用いてＦＥＴを製作し、その特性を
評価すると、レーザー出力が低いと移動度は低い。この
ことは多結晶シリコンの電気特性は結晶粒サイズより、
粒界の局在単位密度依存性が大きいからである。例えば
１０　　ｃｍの結晶粒サイズの多結晶シリコンのホール
効果の測定によれば、粒界での局在準位密度が２Ｘ１０
　　ｃｍと１×１０１２側−２を比較すると、基板不純
物濃度１０１６ｃＩｎ−３で前者は〜１００　ｃｍ２／
Ｖ　、Ｓ後者は２０ｃＩ１１２／Ｖ、Ｓ程度となる。そ
こで本発明によれは、表（３）保護膜を用いてレーザー
アニール処理された基板に、り″−ト杷縁族を介してり
°−ト′鉦極會形成した後、このｒ−＝トを億をマスク
としてイオン注入によりソースふ−よびドレイン頭載を
形成し、史に上６己ｒ−）’ｌ／Ｌ極をマスクとしてレ
ーザー照射を行う、というセルファライン方式でＦ　Ｌ
！：Ｔを製作することにより、全ての工程ｔ−８００℃
以Ｆとした低温プロセスでしかも＾速動作特性を示すＦ
ＥＴを得ることができる。

〔発明の効果〕

本発明によれば、レーデ−照射によってシリコン薄膜表
向に荒れをもたらすことな（結晶粒サイズを十分大きく
させ、しかも低温プロセスでＦＥＴを形成することによ
り、信頼性に優れた＾速動作特性を示す薄膜ＦＥＴを得
ることができる。しかも安価なガラス基板を用いること
ができるため、各櫨薄膜半導体装庫の低価格化も図るこ
とができる。

〔発明の実施レリ〕

本発明の一夾厖例のセルファライン方式によるＦＥＴ形
成工程を第４図６）〜（ｆ）を参照して説明する。ガラ
ス基板１の表向をアルミナ膜２でコーティングし、この
上に非晶實または多結晶のン′リコン薄膜３を堆積する
（ａ）。この後、表面保禮膜として１５０にの屋化ンリ
コン膜４をス・ゼッタ法などにより素子形成領域に被着
形成し、この窒化シリコ７＃Ｉ！４上から出カフｗのＡ
ｒ　Ｃ〜）Ｖ−デービーム５を用い・て走査照射して素
子形成領域を再結晶化シリコン膜薄３′とする（ｂ）。

そして窒化シリコン膜４を除去し、全開にｒ−ト絶縁展
となるプラズマＣＶＤによる酸化シリコン膜６を０．１
μｍ形成する（ｃ）。その後、０３μｔｎＯＡｔ腹を蒸
着し、レジスト８１によりこれを本子頭域外の部分にレ
ジスト８．をコーティングし、ゲート′ｗ電極７をマス
クとしてボロンイオン９を注入し、続いてＡｒ　ＣＷレ
ーザービーノ、１０を照射してソース領域１１およびド
レイン領域１２を形成する（ｅ）。最後に全面にｃｖＤ
にょる酸化シリコン候ノ３を堆積し、コンタクトホール
をあけてＡｒ腺による取出しｔ惨１４，１５を形成する
（ｒ）。

こうして、レーデ−照射時の絶縁保！！１膜形成工程及
びＡｔｒ−１によるセルファライン方式を併用すること
により、８００℃以下の低温プロセスで製作した薄膜Ｆ
Ｉ２Ｔは、？”−ト電圧に対する応答速度がドレーン電
圧２０Ｖ・チャネル長６μｍで１００ｎａｅｃ程度とな
る。移動度の低い薄膜を用いる場合特に素子設計でソー
ス及びドレーンの横方向拡散による浮遊容量を上記方法
では最小限にくいとめることが可能であるからである。

例えは薄膜ＦＥＴを用いた液晶テレビ（ＬＣＴＶ　）躯
動用ＩＣｆｔ例として説明する。ＬＣＴＶ駆動川ＩＣ用
第５図に示すように、ディスプレイマトリクスＤＭ、Ｈ
スキャナＨ８，メンラインＭＬ。

■スキャナ■Ｓからなる。ここでＨスキャナＨ８および
メンラインＭＬを構成するＦＥＴ　’ｉ＾速化すること
を考える。アモルファスシリコン半導体をガラス基板全
歯】に堆積し、［ＩＳおよびＭＬ形成領域に超薄膜杷縁
体を形成し、指定の不純物（Ｊｓ度をイオン注入により
ＩＪ込み、レーデ−照射により多結晶化を竹う。これに
上ｄ己素子形成プロセスに従いセルファライン方式によ
りＦＥＴを形成する。勿論ディスｌレイマトリクスＤＭ
内部のＩＣ部分０ＦＥＴも上記方法により尚連化するこ
とが出来る。しかしこの場合、特にカラーＬＣＴＶ用を
考慮すると、容重部分の透明電極の材質について問題が
あり、製造工程上複雑となるので経済性が失なわれる恐
れがある。

上記の如く、保護絶縁体を介してレーデ−照射を行い尚
連化を要する部分を比較的低温プロセスで指定の多結晶
を得ることが出来、かつセルファライン方式を用いるこ
とにより、この形成条件内で示される多結晶シリコン材
質がもつ最大限のＳａ度を利用することが可能となり、
低温ゾロセスで、アモルファスシリコンや〜１的に形成
される多結晶シリコンよりも高速化が目１れる。勿制、
ガラス基板上の薄膜ＦＥＴの電気特性を部分的に変化さ
せることはｏＩ症でめる０次に、より具体的な実験ガー
タに即し７て本発明の効果を明らかにする。

ｍ　化＃をコーティングしたガラス基板上に、ＬＰＣＶ
Ｔ）により６２０℃で多結晶／リコンｕｍｔ堆積させ、
イオンインプランティシ、ンＶＣよりＩＸＩ（１”副−
３のリンを注入した。この表面に選択的に１５０ＸＯｄ
化シリコン膜を形成し、ＡｒＣＷレーデ−を照射した。

照射の条件は、スキャンスピードｌ　２ｃＢ’ａｅｃ　
、、ΔＹ（Ｙ力向込り）＝４０μｍ、ス２」セット住７
８μｍ、基板１Ｍ差３００℃、レーザー出力４〜１１Ｗ
である。このときの保護膜のある部分とない部分に対す
る多結晶シリコンの衣■外観の熔融島及びホール移動度
について測足した結果、８Ｗ以上では保諌膜無し部分で
平面荒れがめだつに対し、４４りの部分では１０Ｗまで
平坦でろ今。又熔融ｋｈＦｉ保轟腺無しの部分では１３
ｗ以上で発生し、有りの部分では１７ｗまで発生しなか
った。レーデ−出力と結晶粒サイズの関係は第１図に示
すとおりでろる。堆積したまま（ａｓ　ｄｅｐｏ）の多
結晶ソリコンは１３０〜】４０Ｘであり、保護膜の自り
でｔよ７ｗで３μｍに成長するが、無しでＡｔ３を初の
成長に１０Ｗ以上が必要である。ホール８動度はほぼ同
じ結晶粒サイズ（り３μｍ）に対し、保護膜有りではレ
ーザー出カフＷの場合２０〜２５　ｃＩｎ２／Ｖ、Ｓと
なるのに対し、保岐膜無しで１１”ｔＤ場合１００〜１
２０　ｃｍ２７’Ｊ　、Ｓであった。

Ｔ、Ｏ，Ｓｅｄｇｗｌ　ｃｈ　（Ａｐｐｌ　、Ｐｈｙａ
　、Ｌｅ　ｔｔ　、　３９（３）　、　２５４　（１９
８１））によれば、レーザー出力か１０”以上ではシリ
コンの表面温度は１０００℃以上となり　７Ｗではほぼ
８００℃以下と示される。これ故移動度の比較低下にも
拘らず、ガラス基板のクラック等の部品材料の掘定経済
性等を考慮し、かつアモルファスシリ−１ンの移動度０
．２ｃｒｎ２／Ｖ、Ｓ　、　６２０℃ＬＰＣＶＤ多ｆｉ
ｌシ９：Ｍ’（２）移動度約１１Ｍ２／Ｖ、Ｓ　。

分子線エピタキシャル成長による多結晶シリコンの移動
度≦１０ｃｍ２／Ｖ、Ｓ等を総括的に比較検討すると、
保Ｍ膜を設けてレーザー照射を行うことは十二分に有効
性をもつ製作法といえる。

ＬＰＣＶＤ　多結晶シリコ／の代りにアモルファスシリ
コンを用いても、はぼ同様の結果であった。

次に、第４図ｃｄ兄明した工程で、リント・ｌ（Ｎｏ”
−ｓ　Ｉ　Ｘ　ｌ　Ｏ”ｃｍ−’）の多結晶シリコン薄
膜（（１″５μｍ）を用いてＡｔゲートＦＥＴ　ｉつ（
った。

ｒ−）酸化層は前述のようにＣＶＤ酸化シリコン膜であ
り、この上にＡｔ膜を蒸着し、これをＨＰＯ−ＨＡ／、
−Ｈ０−ＨＮＯ，ｍ液で工、　テア　ｆしテｒ５　　４
　　　　　　２ −ト領域のみのこし、レジストをマスクとし２てボロー
ンを２．５Ｘ１０　　ｃｍ　　１００ｋａＶ及び３５　
ｋ＠Ｖの二段イオン注入法でソース及びドレーン幅域に
打込みレジストを洗い流して後ＣＷ　Ａｒレーデ−で１
００　ｍＷでレーザースポットサイズ１００μｍφ、ス
キャン速度２０ｍＶ′ｓｅｃ　、ステツノサイズ５０μ
ｍでアニールした。Ａｔ電極ハレーデー光に対して高反
射材料となりレーデ−のマスクとなる。こうしてセルフ
ァライン方式により薄膜ｐ−ナヤネル１ｖ１０ｓ　？’
ＥＴを製作し、液抜に３００〜４５０℃で３０分Ｈ２７
ンター処理を行い、８１／Ａｔコンタクトアローイ、及
びＦｌ！；Ｔの局在準位重度の低減化を行う。

かかる方法により製作された多結晶シリコン薄膜ｐ−チ
ャネルＭＯ８ＦＥＴ　ｃ、１符ｔ’＋　ｔよ、止孔移動
用１５〜５０　ｃｒａ　／Ｖ、Ｓを得ることが出来る。

この製作法は低温工程が可能であり、その他の部品材料
との組合せを考慮する場合、ｔｗｉ膜Ｆ１；Ｔの高速化
のだめの製作法としてＨＡといえる。

なお、第２図の縦軸に示したホール移動度プレフアクタ
とは、ホール移動度μＨ′５ｒφ μＨ二　μｍ　　ｅｘｐ　　（） Ｔ で表わしたときのμθをいう。μＨは実験により求まり
、またφは多結晶の粒界でのバリア高さに相当する、μ
にの温度依存性の曲線から求まる活性化エネルギーであ
り、φとμｍとからプレファクタμ０が求まる。

以上の祝胸では、シリコン薄膜にレーデ−照射する際の
表面保Ｓ膜として窒化シリコン膜を用いたが、アルミナ
膜など他の絶縁薄膜を利用することもできる。また結晶
化処理はレーデービームに眠らず、ＶＩ」えは電子ビー
ムを用いてもよい。また、ＦＥＴ栴債として、第６図に
小すよりにソース、ドｌ／イ／の取出し１η＊１．Ｊ’
、１５’を多結晶／リコン＃ｊ戻のｔに予め形成して↓
ｒ〈十り造を用いた１自′にも本発明は有用である。ｆ
：の他本発明はその趣旨を逸脱しない範囲で楯々震形実
施することかＯＪ能である。

【図面の簡単な説明】

第１図は多結晶シリコン薄膜のレーデ−Ｉニールによる
結ｎ粒径とレーザー出力の関係を小す図、第２図は同じ
〈結晶粒径とホール移動度グレアアクタの関係を示す図
、第３図は同じくレーデ−出力とシリコン表面温笈の関
係をホを図、第４図（、）〜（ｆ）は本発明の一実施例
によるＦＥＴ製作工程を示す図、第５図はｌ、ＣＴＶ躯
動用ＩＣの栴成を）Ｊ＜すブロック図、第６図ｔ」第４
図と異なるＦＥＴ榊逍のしＵをボす図□である。 １・・・Ｉラス帛仮、２・・・アルミナ膜、３・・・多
結晶シリコン＃膜１，９′・・・再結晶化シリコン薄！
ζ、４・・・窒化シリコン幌、５・・・レーデ−ビーム
、６・・・酸化シリコン膜、７・Ａｔｒ−ＶｔＪＬ４ｆ
ｌｔ、、８１．８ｇ　　・・レノスト、９・・・ｄ？コ
ロンオン、ノｕ・・・レーザービーム、１１・・ソース
領域、１２・・ドレイン領域、１３・・・酸化シリコン
＃１４゜１５・・・Ａｔ１１２田し電惨。 出願人代理人　　弁理士　鈴　江　武　彦第２図 髭晶奴　（Ｈｍ） 第３図 Ａｒ　　ＣＷレリ゛’土Ｄ　（ｗ１５０−１００ｐｍφ
）箪４図 第４図 １＾

Claims (4)

【特許請求の範囲】
1. （１）所定の基板上に／リフン薄膜を堆積する工程と、
   このシリコ／薄膜上に絶縁薄膜を形成しこの絶縁薄膜上
   からエネルギービームを照射してシリコン薄膜を結晶化
   する工程と、結晶化処理を行ったシリコン薄膜を用いて
   電界効果トランジスタを形成する工程とを備えたことｔ
   −特徴とする薄膜半導体装置の製造方法。
2. （２）前記７リコン薄膜上に形成する絶縁薄膜はｌＯＯ
   〜３００Ｘの窒化／リコン膜またはアルミナ腺である特
   許請求の範囲Ｍ１＊記載の薄膜半導体装置の製造方法。
3. （３）＃紀エネルギービームの照射は素子形成領域に対
   して部分的に行５％許請求の範囲第１項記載の薄膜半導
   体装置の製造方法・
4. （４）前記電界幼果トランジスタの形成工程は、結茜化
   処理を行ったシリコン薄膜上にｒ−）絶縁Ｍ＆倉介して
   ｒ−）電極を形成し、このケ°−１′区懐をマスクとし
   でイオ７江人によりソースふ・よひドレイン領域を形ｊ
   戊した埃、同ゲートー億をマスクとしてエネルギービー
   ムを照射してアニール処理を行うものである特１１ｆ請
   求の範囲第１埃記載の薄膜半導体装置の製造方法０