JPS58205323A - シンセサイザ−受信機 - Google Patents

シンセサイザ−受信機

Info

Publication number
JPS58205323A
JPS58205323A JP57087261A JP8726182A JPS58205323A JP S58205323 A JPS58205323 A JP S58205323A JP 57087261 A JP57087261 A JP 57087261A JP 8726182 A JP8726182 A JP 8726182A JP S58205323 A JPS58205323 A JP S58205323A
Authority
JP
Japan
Prior art keywords
band
frequency
signal
10khz
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57087261A
Other languages
English (en)
Inventor
Tadashi Takeda
正 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57087261A priority Critical patent/JPS58205323A/ja
Publication of JPS58205323A publication Critical patent/JPS58205323A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はPL/L(PhJlse−Locked−Lo
op)回路を用いたシンセサイザー受信機に関する。
シンセサイザー受信機では一般にプログラマゾル分周器
の制御コードを1ステツプづつ、アップカウントまたは
ダウンカウントをして周波数走査を行なっている。周波
数走査を行なう場合の1ステツプ毎の時間はPLL回路
のa、クアップタイム、即ちPLL回路内のローi9ス
フィルタの定数によって決められてくる。PLL方式の
シンセサイザー受信機において、同一周波数帯において
チャンネル数を多くとる為には基準周波数を低くとるこ
とが必要となシ、当然位相検波後のロー・Pスフィルタ
の時定数も低くとることが必要となる。この結果lステ
ップ毎の時間はチャンネル数をふやせばふえる関係とな
っている。従って短波受信機の様に1チヤンネル受信に
l ItHzステ/f或いはもっと微細に同調を行なお
うとすれば掃引走査によって選局を行うことは大巾な時
間がかかることになる。
本発明はこのような点を解決するためになされたもので
、2段階以上の飛越し掃引速度をもつように外部より制
御できるコード発生器と、同時に組合わされる帯域の異
なるIF受信部と、プログラマグル分周器に供給される
コードに相当する基準周波数とこれとの位相検波の出力
を平滑するに必要なロー・ぐスフィルタによって構成さ
れる。こうした構成をとることによって必要受信帯迄は
10ステツプ毎に受信チェックを行なうすなわち帯域も
10 kHz程度のIF受信機でチェックを行ない、さ
らにはこの時の基準周波数も10 kHzにしてそれに
必要なローパスフィルタを組合わせることによって10
倍以上の速度で飛越し掃引を行ないながら必要受信帯を
確実に走査することができる。
さらに必要受信帯になれば1 kHz 1ステツプで掃
引走査を行うことを可能にするものでいわゆるバーニア
効果をもたせたことを特徴とするものである。
以下図面を参照してこの発明の詳細な説明する。アンテ
ナ丁から得られた受信信号は高周波増巾器2で増幅され
ミキサー3に導かれ、ここで局部発振器すなわちシンセ
サイザ部4からの局部発振周波信号を混合される。そし
て得られた中間周波信号は中間周波増巾器5で増幅され
、検波器6で検波され音声増幅器7によって増巾されス
ピーカ8に導かれる。
一方シンセサイザ部4はプログラマブル分周器16、位
相検波器14、ローフ4?スフイルタ12゜13、電圧
制御発振器11.のループで、位相検波器14には水晶
発振器よシ分局して基準周波数を供給する基準発振器1
5が接続される。
常時は前記ループ内において電圧制御発振器11の出力
を!ログラマゾル分周器16によって分周された出力と
基準発振器15の出力との位相を位相検波器14で比較
し、その位相差に応じた出力によ゛りて電圧制御発振器
11を制御し一定周波数になるようにループ内の制御が
続けられる。この周波数が前述のごとくミキサー3に加
えられる。
プログラマブル分周器16には局部発振周波数に相当す
るコードを発生するコード発生器17が接続されている
。このコード発生器17は検波器6の出力によって掃引
を停止する機能をもち受信状態を保持することができる
。また、コード発生器17は速度制御スイッチ23によ
って指定される高速度あるいは低速度の指令によって、
例えば高速度はlOステッゾ、低速度はlステップごと
にアップスイッチ18によってアップ動作を、あるいは
ダウンスイッチ19によってダウン動作を行うコードを
発生する機能をもつように構成されている。さらにスイ
ッチ20,21.22は速度制御スイッチ23と連動し
て動作するもので高速度の時は、この例の場合基準発振
器15は10 kHzの周波数をスイッチ22をとおし
て位相検波器14に供給される。この時位相検波器14
の出力に入れられるローパスフィルタも10 kHz基
準発振に適応するようにスイッチ21によって切換えら
れ電圧制御発振器11を制御する。こうして得られた局
部発振器周波数によってミキサー3を動作させ、得られ
た中間周波数はスイッチ2oによって中間周波増巾器5
を広帯域に切換えて検波器6に供給され受信信号をコー
ド発生器17に供給する。速度制御スイッチ23を低速
にした場合は、スイッチ22で基準発振器15を1 k
Hzに、スイッチ21でローパスフィルタを、スイッチ
20によって中間周波増巾器5を狭帯域に切換えて動作
するように構成される。
以上のように構成した本発明のシンセサイザー受信機は
短波帯などバンド巾が非常に広く又特定の受信帯域では
こまかい調整が必要な時には特に有効なものである。
【図面の簡単な説明】
図面は本発明の一実施例を示すシンセサイザー受信機の
回路ブロック図である。 4・・・シンセサイザ一部、5・・・中間周波増幅器、
6・・・検波器、11・・・電圧制御発振器、12.1
3・・・ローパスフィルタ、14・・・位相検波器、1
5・・・基準発振器、16・・・プログラマブル分周器
、17・・・コード発生器、18・・・アップスイッチ
、19・・・ダウンスイッチ、23・・・速度制御スイ
ッチ。

Claims (1)

    【特許請求の範囲】
  1. 局部発振回路にPLL回路を利用したシンセサイザー受
    信機において、同一/6ンド内において2段階以上の飛
    越し掃引速度と2段階以上のIF帯域受信部と2段階以
    上の基準発振周波数をもつ、微細選局機能を具備せしめ
    たことを特徴と、するシンセサイザー受信機。
JP57087261A 1982-05-25 1982-05-25 シンセサイザ−受信機 Pending JPS58205323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57087261A JPS58205323A (ja) 1982-05-25 1982-05-25 シンセサイザ−受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57087261A JPS58205323A (ja) 1982-05-25 1982-05-25 シンセサイザ−受信機

Publications (1)

Publication Number Publication Date
JPS58205323A true JPS58205323A (ja) 1983-11-30

Family

ID=13909829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57087261A Pending JPS58205323A (ja) 1982-05-25 1982-05-25 シンセサイザ−受信機

Country Status (1)

Country Link
JP (1) JPS58205323A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158714A (ja) * 1984-01-30 1985-08-20 Yaesu Musen Co Ltd 周波数スキヤニング早送り方法
JPS6223610A (ja) * 1985-07-24 1987-01-31 Yaesu Musen Co Ltd 受信機回路
JPS62182798A (ja) * 1986-02-06 1987-08-11 ヤマハ株式会社 電子楽器のパラメ−タ設定装置
JPS63137296A (ja) * 1987-01-17 1988-06-09 ヤマハ株式会社 電子楽器
US4903328A (en) * 1987-07-03 1990-02-20 Nec Corporation Automatic frequency sweeping method for controlling a frequency synthesizing type autotuner
JPH0541224U (ja) * 1991-10-31 1993-06-01 アイコム株式会社 受信装置
JPH06350407A (ja) * 1993-06-02 1994-12-22 Uniden Corp 無線受信機の選局方法および高速走査無線受信機

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158714A (ja) * 1984-01-30 1985-08-20 Yaesu Musen Co Ltd 周波数スキヤニング早送り方法
JPS6223610A (ja) * 1985-07-24 1987-01-31 Yaesu Musen Co Ltd 受信機回路
JPS62182798A (ja) * 1986-02-06 1987-08-11 ヤマハ株式会社 電子楽器のパラメ−タ設定装置
JPS63137296A (ja) * 1987-01-17 1988-06-09 ヤマハ株式会社 電子楽器
US4903328A (en) * 1987-07-03 1990-02-20 Nec Corporation Automatic frequency sweeping method for controlling a frequency synthesizing type autotuner
JPH0541224U (ja) * 1991-10-31 1993-06-01 アイコム株式会社 受信装置
JPH06350407A (ja) * 1993-06-02 1994-12-22 Uniden Corp 無線受信機の選局方法および高速走査無線受信機

Similar Documents

Publication Publication Date Title
CA2010176A1 (en) Tuner station selecting apparatus
JPS58205323A (ja) シンセサイザ−受信機
US5203032A (en) Station selecting apparatus
US4245351A (en) AFT Arrangement for a phase locked loop tuning system
US3509462A (en) Spurious-free phase-locked continuously tuned transceiver system
JPS6221418B2 (ja)
US2856529A (en) Oscillator synchronization system
CA1277373C (en) Tweet elimination, or reduction, in superheterodyne receivers
CA1094163A (en) Ssb transceiver
JPS5924191Y2 (ja) シンセサイザ−受信機のafc回路
JPS607221A (ja) デイジタル・チユ−ニング・システム
JPS6119184B2 (ja)
JPS6157740B2 (ja)
JPH1079666A (ja) 位相同期発振回路
JPH0156580B2 (ja)
JPH06104788A (ja) スーパーヘテロダイン方式の受信機
JPS55161415A (en) Tuner
AU603216B2 (en) Tweet elimination, or reduction, in superheterodyne receivers
JPS6246358Y2 (ja)
JPS5947496B2 (ja) 受信機
JP2897264B2 (ja) チューナ
JP3568464B2 (ja) 放送受信装置
JPH07131374A (ja) Am/fmラジオ受信機
JPS5825730A (ja) ス−パヘテロダイン回路の構成
JPS5813638Y2 (ja) 短波帯の受信を容易にしたpll周波数シンセサイザ受信機