JPS58200530A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58200530A JPS58200530A JP8247482A JP8247482A JPS58200530A JP S58200530 A JPS58200530 A JP S58200530A JP 8247482 A JP8247482 A JP 8247482A JP 8247482 A JP8247482 A JP 8247482A JP S58200530 A JPS58200530 A JP S58200530A
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum
- silicon
- film
- forming
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 20
- 239000011733 molybdenum Substances 0.000 claims abstract description 20
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 3
- 150000001875 compounds Chemical class 0.000 claims abstract description 3
- 239000001301 oxygen Substances 0.000 claims abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 18
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 229910000476 molybdenum oxide Inorganic materials 0.000 abstract description 4
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 38
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000001217 buttock Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000000325 methylidene group Chemical group [H]C([H])=* 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は改良された電極形成工程を含むことにより、
コンタクトホール開孔部の段差を平坦化し良好な電極配
線パターンを形成するようにした半導体装置の製造方法
に関する。
コンタクトホール開孔部の段差を平坦化し良好な電極配
線パターンを形成するようにした半導体装置の製造方法
に関する。
従来の半導体装置におけるシリコン基板またはシリコン
薄膜の電極配線接続の方法を第1図(IL)〜第1図(
e)に示す。この第1図(−〜第1図(e)において、
P型シリコン基板11にN型不純物、たとえば砒素を選
択的に注入し、N+領域12を形成し、さらにその上に
PSG膜(リンガラス膜)13を被着し、第1図のよう
に、ホトレジストノくターン14t−形成する。
薄膜の電極配線接続の方法を第1図(IL)〜第1図(
e)に示す。この第1図(−〜第1図(e)において、
P型シリコン基板11にN型不純物、たとえば砒素を選
択的に注入し、N+領域12を形成し、さらにその上に
PSG膜(リンガラス膜)13を被着し、第1図のよう
に、ホトレジストノくターン14t−形成する。
次にフッ化炭素ガスと水素ガスの混合ガスを用いてPS
G膜13をグラズマエッチングし、コンタクトホール1
5t−形成する(第1図b)。このときコンタクトホー
ル15の側壁16が垂直に形成される九め、ホトレジス
ト14に除去した後、アルミニウム膜17t−被着する
と、コンタクトホール15の側壁II5の部分でアルミ
ニウム膜17が十分に被覆せず段切れ18が生ずること
がある(第1図C)。
G膜13をグラズマエッチングし、コンタクトホール1
5t−形成する(第1図b)。このときコンタクトホー
ル15の側壁16が垂直に形成される九め、ホトレジス
ト14に除去した後、アルミニウム膜17t−被着する
と、コンタクトホール15の側壁II5の部分でアルミ
ニウム膜17が十分に被覆せず段切れ18が生ずること
がある(第1図C)。
この発明は、上記従来の欠点を除去するためになされた
もので、電極配線パターンの断線を防止することのでき
る半導体装置の製造方法を提供することを目的とする。
もので、電極配線パターンの断線を防止することのでき
る半導体装置の製造方法を提供することを目的とする。
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第2図(&)〜第2図(f)
はその一実施例を説明す−るための工程説明図である。
て図面に基づき説明する。第2図(&)〜第2図(f)
はその一実施例を説明す−るための工程説明図である。
この第2図(a)〜第2図(f)において、第1図(&
)〜第1図(c)と同一部分には同一符号を付して述べ
ることにする。
)〜第1図(c)と同一部分には同一符号を付して述べ
ることにする。
まず、第2図(IL)に示すように、P撤シリコン基板
11にN型不純物、たとえば砒素を選択的に注入し、N
+領域12t−形成し、その上に絶縁層として、PSG
膜13?厚さ0.6μm被着し、さらにその上にホトレ
ジストたとえばAZ1370’i厚さ1μm被着し、コ
ンタクトホール形成用のレジストマスクパターン14を
形成する。
11にN型不純物、たとえば砒素を選択的に注入し、N
+領域12t−形成し、その上に絶縁層として、PSG
膜13?厚さ0.6μm被着し、さらにその上にホトレ
ジストたとえばAZ1370’i厚さ1μm被着し、コ
ンタクトホール形成用のレジストマスクパターン14を
形成する。
111
次に、第2図(b)に示すように、c、Fs(六7ツ化
メチレン)とCHF、(三7ツ化メタン)の混合ガスを
用いて圧力0.5Torrの下でPSG膜13tグラズ
iエツチングし、コンタクトホール15tM孔する。こ
のとき、コンタクトホール15の側壁16は一般にエツ
チングが異方的に進むために垂直な壁となる。
メチレン)とCHF、(三7ツ化メタン)の混合ガスを
用いて圧力0.5Torrの下でPSG膜13tグラズ
iエツチングし、コンタクトホール15tM孔する。こ
のとき、コンタクトホール15の側壁16は一般にエツ
チングが異方的に進むために垂直な壁となる。
次に、第2図(e)のように、ホトレジストノくターン
14を除去した後、厚さ0.6μmのモリブデン膜19
t−P8G膜13上に被着する。このモリブデン膜19
はコンタクトホール15の垂直な側壁16で段切れ20
を生じることが多いが、モリブデン膜19がコンタクト
ホール15の側壁16を完全に被覆している場合につい
ても、この発明を適用するのに伺ら問題はない。
14を除去した後、厚さ0.6μmのモリブデン膜19
t−P8G膜13上に被着する。このモリブデン膜19
はコンタクトホール15の垂直な側壁16で段切れ20
を生じることが多いが、モリブデン膜19がコンタクト
ホール15の側壁16を完全に被覆している場合につい
ても、この発明を適用するのに伺ら問題はない。
次に、これを酸素ガスを流した酸化炉中において100
0℃1時間の熱処理を行うと、第2図(d)のよりに、
N+領域12と接触する部分のモリブデン膜19がシリ
コンと反応し、約0.4μm厚のシリコン化合物として
のモリブデンシリサイド膜21を形成し、N+領域12
と接触しない部分のモリブデン膜は酸化され蒸発する。
0℃1時間の熱処理を行うと、第2図(d)のよりに、
N+領域12と接触する部分のモリブデン膜19がシリ
コンと反応し、約0.4μm厚のシリコン化合物として
のモリブデンシリサイド膜21を形成し、N+領域12
と接触しない部分のモリブデン膜は酸化され蒸発する。
その結果コンタクトホール15の開口部がモリブデンシ
リサイド膜21によシ埋め込まれた構造となる。またこ
のときモリブデンシリサイド膜21の表面には、第2図
(d)より明らかなように、酸化シリコン膜22が形成
される。
リサイド膜21によシ埋め込まれた構造となる。またこ
のときモリブデンシリサイド膜21の表面には、第2図
(d)より明らかなように、酸化シリコン膜22が形成
される。
次に%5Xのフッ化水素酸水溶液に浸漬して酸化シリコ
ン膜22を除去し次後、第2図(・)のように、アルミ
ニウム膜23を厚さ1μm被着し、さらにその上にホト
レジスト、たとえばAZ1370t−用いて厚さ1μm
のレジストマスクパターン24を形成し、これをマスク
としてアルミニウムをエツチングし、ホトレジスト24
を除去して、第2図(f)のように、アルミニウム電極
配線パターン25を形成する。
ン膜22を除去し次後、第2図(・)のように、アルミ
ニウム膜23を厚さ1μm被着し、さらにその上にホト
レジスト、たとえばAZ1370t−用いて厚さ1μm
のレジストマスクパターン24を形成し、これをマスク
としてアルミニウムをエツチングし、ホトレジスト24
を除去して、第2図(f)のように、アルミニウム電極
配線パターン25を形成する。
以上説明したように、上記第1の実施例ではコンタクト
ホール15を形成し友後、モリブデン膜19を被着し、
酸素雰囲気中1000℃の熱処理を1時間行った。モリ
ブデンは約500℃以上のc度でシリコンを接触すると
モリブデンシリサイドを形成する性質があり、モリブデ
ンシリサイドは熱酸化を行っても表面に酸化シリコンを
形成して安定である。また、モリブデンは酸化すると、
酸化モリブデンとなシ約800℃以上で昇華する。
ホール15を形成し友後、モリブデン膜19を被着し、
酸素雰囲気中1000℃の熱処理を1時間行った。モリ
ブデンは約500℃以上のc度でシリコンを接触すると
モリブデンシリサイドを形成する性質があり、モリブデ
ンシリサイドは熱酸化を行っても表面に酸化シリコンを
形成して安定である。また、モリブデンは酸化すると、
酸化モリブデンとなシ約800℃以上で昇華する。
そのため、第2図(C)においてN+領域12と接触す
るモリブデンは熱処理によシシリサイド化し、モリブデ
ンシリサイド膜21がシリコン界面から素面に向い同相
成長する。
るモリブデンは熱処理によシシリサイド化し、モリブデ
ンシリサイド膜21がシリコン界面から素面に向い同相
成長する。
一方、モリブデン表面は酸化されて酸化モリブデンとな
り蒸発する。モリブデンシリサイド膜21が露出すると
、表面にシリコン酸化膜22を形成し、モリブデンシリ
サイド膜21を保護する。その結果、コンタクトホール
開孔部内にモリブデンシリサイド膜21が埋め込まれた
構造となり、コンタクトホール開孔部が平坦化される。
り蒸発する。モリブデンシリサイド膜21が露出すると
、表面にシリコン酸化膜22を形成し、モリブデンシリ
サイド膜21を保護する。その結果、コンタクトホール
開孔部内にモリブデンシリサイド膜21が埋め込まれた
構造となり、コンタクトホール開孔部が平坦化される。
モリブデンシリサイド膜210表面に形成されたシリコ
ン酸化膜22を除去した後、アルミニウムを用いてアル
ミニウム電極配線パターン25を形成すると、コンタク
トホール開孔部が平坦化されているため、コンタクトホ
ール開孔部における断線がなく、良好な配線パターンが
形成される。
ン酸化膜22を除去した後、アルミニウムを用いてアル
ミニウム電極配線パターン25を形成すると、コンタク
トホール開孔部が平坦化されているため、コンタクトホ
ール開孔部における断線がなく、良好な配線パターンが
形成される。
このように%第1の実施例ではN+領域12上に形成し
たコンタクトホール15について説明し2次が、第3図
(&)〜第3図(c)に示すとと<MOS)ランジスタ
におけるゲート電極上のコンタクトホールについても同
様な効果を得ることができるので以下に説明する。
たコンタクトホール15について説明し2次が、第3図
(&)〜第3図(c)に示すとと<MOS)ランジスタ
におけるゲート電極上のコンタクトホールについても同
様な効果を得ることができるので以下に説明する。
第3図(&)のように、P型シリコン基板11上に厚さ
0.05μmのゲート絶縁膜26を形成し、ポリシリコ
ン金材料として厚さ0.2μmのゲート電極27を形成
した後、全面に砒素を打ち込みN+領域12を形成し、
ゲート絶縁膜26上に厚さ0.6μmのPSGg28t
−被着して、コンタクトホール15全開孔する。
0.05μmのゲート絶縁膜26を形成し、ポリシリコ
ン金材料として厚さ0.2μmのゲート電極27を形成
した後、全面に砒素を打ち込みN+領域12を形成し、
ゲート絶縁膜26上に厚さ0.6μmのPSGg28t
−被着して、コンタクトホール15全開孔する。
次に、厚さ0.6μmのモリブデン![t−被着し、1
000℃!I!素雰囲気中で1時間の熱処理を行うと、
第3図(b)のように、コンタクトホール15の開孔部
にのみモリブデンシリサイド膜21が約0.4μm形成
され、コンタクトホール15が平坦化される。
000℃!I!素雰囲気中で1時間の熱処理を行うと、
第3図(b)のように、コンタクトホール15の開孔部
にのみモリブデンシリサイド膜21が約0.4μm形成
され、コンタクトホール15が平坦化される。
1、・。
モリブデンシリサイド膜21.1・・上に形成された酸
化シリコン膜22を除去し次後、第3図(C)のように
、アルミニウムを用いて厚さ1μmのアルミニウム電極
配線パターン25を形成するとコンタクトホール15が
平坦化されているので断線のない良好なパターンが形成
される、 なお、アルミニウム電極配線パターン25の形成は第1
の実施例に示した方法の他にリフトオフ法を用いても同
様な効果が得られる。
化シリコン膜22を除去し次後、第3図(C)のように
、アルミニウムを用いて厚さ1μmのアルミニウム電極
配線パターン25を形成するとコンタクトホール15が
平坦化されているので断線のない良好なパターンが形成
される、 なお、アルミニウム電極配線パターン25の形成は第1
の実施例に示した方法の他にリフトオフ法を用いても同
様な効果が得られる。
以上のように、この発明の半導体装置の製造方法によれ
ば、シリコン基板上に形成した絶縁層に開孔部音形成し
てシリコン基板の嵌面を露出させ、この露出したシリコ
ン基板の上面にシリコン元素と化合物を形成する金属層
を埋め込み、この金属層の形成後加熱処理を行って金属
層を酸化蒸発させるとともに開口部内の金属層をシリコ
ン化合物に変化させた後、電極配線パターンを形成する
ようにしたので、開口部が平坦化され、電極配線パター
ンの断at防止することができる。
ば、シリコン基板上に形成した絶縁層に開孔部音形成し
てシリコン基板の嵌面を露出させ、この露出したシリコ
ン基板の上面にシリコン元素と化合物を形成する金属層
を埋め込み、この金属層の形成後加熱処理を行って金属
層を酸化蒸発させるとともに開口部内の金属層をシリコ
ン化合物に変化させた後、電極配線パターンを形成する
ようにしたので、開口部が平坦化され、電極配線パター
ンの断at防止することができる。
第1図(&)ないしdi・・図(e)はそれぞれ従来の
半導1111 体装置の製造方法の工程説明図、第2図(a)ないし第
2図(f)はそれぞれこの発明の半導体装置の製造方法
の一実施例の工程説明図、第3図(a)ないし第3図(
e)はそれぞれこの発明の半導体装置の製造方法の他の
実施例の工程説明図である。 11・・・P型シリーン基板、12・・・N+領領域1
3・・・PSG膜、14・・・ホトレしスト%15・・
・コンタクトホール、16− コンタクトホール側壁、
19・・・モリブデン膜、20・・・モリブデン膜の段
切れ、21・・・モリブデンシリサイド膜、22・・・
シリコン駿化膜、23°・・アルミニウム属、24°°
°ホトレジJ)Jll、25・・・アルミニウム電極配
線パターン、26・・・ゲート絶縁膜、27・・・ゲー
ト電極、28・・・中間絶縁膜。 牙 1 図 才 2ml 矛2図 第3図 手続補正書 昭和57年9月 3日 特許庁長官i杉和大 殿 1、事件の表示 昭和51年 特 許 願第 824742、発@
04称 。 中等−義tow造方法 3、補正をする者 事件との関係 qI# 許 出願人(029
)沖電気工11!株式会社 4、代理人 5、補正命令の日付 昭和 年 月 日(自発
)6、補正の対象 明細書O発明の詳細な説明の欄 7、補正の内容 別紙の通り 7、 補正の内容 l)明細臀4頁5行「後、厚さ」を「後、その上に厚さ
」と訂正する。 2)同4頁6行rPsGJ[xa上に」を削除する。 3)同7頁8行「全面」を「選択的」と訂正する。 4)同7頁9行「ダート絶縁膜26上」を「その上」と
訂正する。 5)同8頁7行、8行、9行各々「シリコン基板」を「
シリコン層」と訂正する。 〜139−
半導1111 体装置の製造方法の工程説明図、第2図(a)ないし第
2図(f)はそれぞれこの発明の半導体装置の製造方法
の一実施例の工程説明図、第3図(a)ないし第3図(
e)はそれぞれこの発明の半導体装置の製造方法の他の
実施例の工程説明図である。 11・・・P型シリーン基板、12・・・N+領領域1
3・・・PSG膜、14・・・ホトレしスト%15・・
・コンタクトホール、16− コンタクトホール側壁、
19・・・モリブデン膜、20・・・モリブデン膜の段
切れ、21・・・モリブデンシリサイド膜、22・・・
シリコン駿化膜、23°・・アルミニウム属、24°°
°ホトレジJ)Jll、25・・・アルミニウム電極配
線パターン、26・・・ゲート絶縁膜、27・・・ゲー
ト電極、28・・・中間絶縁膜。 牙 1 図 才 2ml 矛2図 第3図 手続補正書 昭和57年9月 3日 特許庁長官i杉和大 殿 1、事件の表示 昭和51年 特 許 願第 824742、発@
04称 。 中等−義tow造方法 3、補正をする者 事件との関係 qI# 許 出願人(029
)沖電気工11!株式会社 4、代理人 5、補正命令の日付 昭和 年 月 日(自発
)6、補正の対象 明細書O発明の詳細な説明の欄 7、補正の内容 別紙の通り 7、 補正の内容 l)明細臀4頁5行「後、厚さ」を「後、その上に厚さ
」と訂正する。 2)同4頁6行rPsGJ[xa上に」を削除する。 3)同7頁8行「全面」を「選択的」と訂正する。 4)同7頁9行「ダート絶縁膜26上」を「その上」と
訂正する。 5)同8頁7行、8行、9行各々「シリコン基板」を「
シリコン層」と訂正する。 〜139−
Claims (2)
- (1)シリコン層の表面に絶縁層を形成する工程と、前
記絶縁層に開孔部を形成して前記シリコン層の表面を露
出する工程と、前記シリコン層の露出表面に存在するシ
リコン元素と化合物を形成する金属層を形成する工程と
、前工程で得られた構造体全酸素雰囲気中で加熱して前
記開孔部以外の前記金属層t−職化して蒸発させるとと
もに前記開孔部内の前記金属層をシリコン化合物に変換
させる工程と、前記構造体上に電極配線を形成する工程
とを含む半導体装置の製造方法。 - (2)金属層がモリブデンであることを特徴とする特許
請求の範囲第1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8247482A JPS58200530A (ja) | 1982-05-18 | 1982-05-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8247482A JPS58200530A (ja) | 1982-05-18 | 1982-05-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58200530A true JPS58200530A (ja) | 1983-11-22 |
Family
ID=13775503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8247482A Pending JPS58200530A (ja) | 1982-05-18 | 1982-05-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58200530A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61114524A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | 半導体装置の製造方法 |
JPS62132345A (ja) * | 1985-12-04 | 1987-06-15 | Mitsubishi Electric Corp | 半導体装置 |
US5211987A (en) * | 1987-07-10 | 1993-05-18 | Kabushiki Kaisha Toshiba | Method and apparatus for forming refractory metal films |
-
1982
- 1982-05-18 JP JP8247482A patent/JPS58200530A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61114524A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | 半導体装置の製造方法 |
JPS62132345A (ja) * | 1985-12-04 | 1987-06-15 | Mitsubishi Electric Corp | 半導体装置 |
US5211987A (en) * | 1987-07-10 | 1993-05-18 | Kabushiki Kaisha Toshiba | Method and apparatus for forming refractory metal films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4425700A (en) | Semiconductor device and method for manufacturing the same | |
US4097314A (en) | Method of making a sapphire gate transistor | |
JPS6190445A (ja) | 半導体装置 | |
US4527325A (en) | Process for fabricating semiconductor devices utilizing a protective film during high temperature annealing | |
JPS58200530A (ja) | 半導体装置の製造方法 | |
JPH02117153A (ja) | 半導体素子の形成方法 | |
JPS58200531A (ja) | 半導体装置の製造方法 | |
JPS58106846A (ja) | 半導体装置の製造方法 | |
KR100231736B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
JP2581542B2 (ja) | 半導体不揮発性メモリとその製造方法 | |
JPS59117234A (ja) | 素子間分離膜の形成方法 | |
JPS6298620A (ja) | 半導体装置の製造方法 | |
JPS6092664A (ja) | 高融点金属ゲ−トmos型半導体装置及びその製造方法 | |
JPH03157925A (ja) | 半導体装置の製造方法 | |
JPS6345865A (ja) | 浮遊ゲ−ト型mos半導体装置 | |
JPS6119172A (ja) | Mos型半導体装置の製造方法 | |
JPH04208570A (ja) | 半導体装置の製造方法 | |
JPH05308068A (ja) | 半導体装置の製造方法 | |
JPH0320086A (ja) | 半導体記憶装置の製造方法 | |
JPH07147403A (ja) | 半導体装置およびその製造方法 | |
JPS62108541A (ja) | 半導体装置の製造方法 | |
JPS60167325A (ja) | 半導体装置の製造方法 | |
JPH0370170A (ja) | 半導体素子の形成方法 | |
JPS6048105B2 (ja) | 多層配線型半導体装置の製造方法 | |
JPH01120867A (ja) | Mis型半導体装置の製造方法 |