JPS5819962A - マイクロプロセツサアナライザ - Google Patents
マイクロプロセツサアナライザInfo
- Publication number
- JPS5819962A JPS5819962A JP56118640A JP11864081A JPS5819962A JP S5819962 A JPS5819962 A JP S5819962A JP 56118640 A JP56118640 A JP 56118640A JP 11864081 A JP11864081 A JP 11864081A JP S5819962 A JPS5819962 A JP S5819962A
- Authority
- JP
- Japan
- Prior art keywords
- prg
- program
- analyzer
- correction
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、比験的四−コストのマイクロプロセッサアナ
ライザにおいて、プログラムデバッグ中のプログラム修
正→再アセノプル→デバッグのく９返しサイクルを少な
くすることができるマイクロプロセッサアナライザに関
すゐ〇 近年、マイクｐプロセ、−？（以下率ＫｕＰと略す）の
普及に伴い、μＰをその内部に組込んだμＰ応用機器が
多数生産されるようになってきている。）ＩＰアナライ
ザは、このようなｐＰ応用機器のソフトウェア及びハー
ドウェア上の不具合を見つけ出すために用いられる。こ
のような）ＩＰアナライザには、その内部にアセンブラ
機能を持ちソフトウニ１アの不良に対して社、常にソー
スプログラムまでさかの埋って高速のア噌ンプル修正が
で１！慝高級機からそれ自体としてはアセンブル機能を
持たないローコスト機まで種々のものが存在する。
ライザにおいて、プログラムデバッグ中のプログラム修
正→再アセノプル→デバッグのく９返しサイクルを少な
くすることができるマイクロプロセッサアナライザに関
すゐ〇 近年、マイクｐプロセ、−？（以下率ＫｕＰと略す）の
普及に伴い、μＰをその内部に組込んだμＰ応用機器が
多数生産されるようになってきている。）ＩＰアナライ
ザは、このようなｐＰ応用機器のソフトウェア及びハー
ドウェア上の不具合を見つけ出すために用いられる。こ
のような）ＩＰアナライザには、その内部にアセンブラ
機能を持ちソフトウニ１アの不良に対して社、常にソー
スプログラムまでさかの埋って高速のア噌ンプル修正が
で１！慝高級機からそれ自体としてはアセンブル機能を
持たないローコスト機まで種々のものが存在する。
アセンブラ機能を持たない、）ｌ 、Ｐアナライザでプ
５０グラムをデバッグする場合、プログラムの変更は手
持ちのソースプ、ログラムを参考にして不良筒２所を書
き直し、然る後修正後のソー、ス、プログ、ラム１と同
一内容になるように、ＩＪＰアナライザに内蔵のエミ晶
し−ジ璽ンＲＡＭの内容を修正するこトニより行うのが
普通である。第１図は、デバッグのサイクルを示す図で
ある。同図において、１祉ｐＰアナライザ、１０社その
内部に設けられ峡１為レージ■ン用朧でアル。
５０グラムをデバッグする場合、プログラムの変更は手
持ちのソースプ、ログラムを参考にして不良筒２所を書
き直し、然る後修正後のソー、ス、プログ、ラム１と同
一内容になるように、ＩＪＰアナライザに内蔵のエミ晶
し−ジ璽ンＲＡＭの内容を修正するこトニより行うのが
普通である。第１図は、デバッグのサイクルを示す図で
ある。同図において、１祉ｐＰアナライザ、１０社その
内部に設けられ峡１為レージ■ン用朧でアル。
２は、被試験機器である。２０は内蔵のｐｉ’１２１は
シーケンスプログラムが格納され九ＲＯＭである・３は
、ドＰアナライず１を用いて作製した修正リストである
０４杜、修正シストＳを基にプログラムの再アセンブル
を行うクロスアセンブラ装置である０諌俟置としては、
例えばミニコンビ＾−タが用いられる。５社、該クロス
アセンブラ装置で作成されたオブジェクトテープである
。６は、諌オブジェクトテープの内容をＲＯＭＫ書込む
ＲＯＭ書込侭である。諌１１０Ｍ”書込器で書込まれた
ＲＯＭは、被試験機ＩＩ２内の２１に七、トされる。図
中の矢印は処層の流れを示す。
シーケンスプログラムが格納され九ＲＯＭである・３は
、ドＰアナライず１を用いて作製した修正リストである
０４杜、修正シストＳを基にプログラムの再アセンブル
を行うクロスアセンブラ装置である０諌俟置としては、
例えばミニコンビ＾−タが用いられる。５社、該クロス
アセンブラ装置で作成されたオブジェクトテープである
。６は、諌オブジェクトテープの内容をＲＯＭＫ書込む
ＲＯＭ書込侭である。諌１１０Ｍ”書込器で書込まれた
ＲＯＭは、被試験機ＩＩ２内の２１に七、トされる。図
中の矢印は処層の流れを示す。
以上Ｏように構成されたシステムを用いて、デバッグの
方法を説明する・先ず、ＲＯＭ２１の内容はデータバス
を介しＯＰアナライず１内の工電島し−ジ嘗ン用ＲＡＭ
１０にその壜ｔコピーされる。工ｉ＾レージ曹ン用Ｒ
ＡＭ １０ Ｋ全てのプログラムがコピーされ九後、今
後紘ドＰアナライザ１からパス璽を介して被試験機Ｗｈ
２内のドＰ２０と信号のやシと塾を行ってプログラム上
の不良を見つけ出す。
方法を説明する・先ず、ＲＯＭ２１の内容はデータバス
を介しＯＰアナライず１内の工電島し−ジ嘗ン用ＲＡＭ
１０にその壜ｔコピーされる。工ｉ＾レージ曹ン用Ｒ
ＡＭ １０ Ｋ全てのプログラムがコピーされ九後、今
後紘ドＰアナライザ１からパス璽を介して被試験機Ｗｈ
２内のドＰ２０と信号のやシと塾を行ってプログラム上
の不良を見つけ出す。
工ｉｊＬレージｌン用ＲＡＭ １０中のＰｌ、 Ｐ２．
Ｐ３は不良シーケンスである。不要箇所の発見は、Ｖ
Ｐアナライザ１を用いて被試験機器２を数ステップずり
順次動作させゐことにより行う。異常な動作があり九場
合、控えのソースプログラムを念入りにチェックしてミ
スを見つけ出す。このようにしで見つかった不良シーケ
ンス社、μＰアナライザ付属の中−ボードから操作者が
正しいシータンスヲ入力することにより書き換えられる
・あるいは必要に応じて追加される◎ 修正されたプログラムａ、ｌＪＰアナライザ１かも修正
リスト３に打出される。クロスアセンブラ装置４は、諌
修正すストＳＯ内容を入力してプログラムを再アセンブ
ルする。再アセンブルした内容は、オブジェクトテープ
５に打出される。オブジェク）テープ５は、ＲＯＭ書込
器６ＫかけられＲＯＭ ２１ Ｋ書込まれる。ＲＯＭ２
１は、再び被試験機器２内Ｋｌ！填される。
Ｐ３は不良シーケンスである。不要箇所の発見は、Ｖ
Ｐアナライザ１を用いて被試験機器２を数ステップずり
順次動作させゐことにより行う。異常な動作があり九場
合、控えのソースプログラムを念入りにチェックしてミ
スを見つけ出す。このようにしで見つかった不良シーケ
ンス社、μＰアナライザ付属の中−ボードから操作者が
正しいシータンスヲ入力することにより書き換えられる
・あるいは必要に応じて追加される◎ 修正されたプログラムａ、ｌＪＰアナライザ１かも修正
リスト３に打出される。クロスアセンブラ装置４は、諌
修正すストＳＯ内容を入力してプログラムを再アセンブ
ルする。再アセンブルした内容は、オブジェクトテープ
５に打出される。オブジェク）テープ５は、ＲＯＭ書込
器６ＫかけられＲＯＭ ２１ Ｋ書込まれる。ＲＯＭ２
１は、再び被試験機器２内Ｋｌ！填される。
以上説明した従来のデパッギングシステムでは、修正部
分と、ソースリストとの１対１の対応がつきＫくいため
修正も小刻みＫせざるを得ない０従って、第１図に示す
デバッグサイクルを何１ｉ！１４繰や返し行う必要があ
る〇 本発明社、このような点に鑑みて表され九もので、エミ
島し−ジ曹ン用ＲＡＭ Ｋ取込まれたプログラムシーケ
ンスの誤りをオニ２アルで修正し九場合にその修正した
という１ｌｌｌｌ！を記憶する修正管理メ峰りを設けて
、ソースリストとの対応をつけやすくしてデパ、グＯ繰
シ返しを少くすることができるｐＰアナライザを実現し
たｔのである０以下、ｌｌ１面を参照して本発明の詳細
な説明する。
分と、ソースリストとの１対１の対応がつきＫくいため
修正も小刻みＫせざるを得ない０従って、第１図に示す
デバッグサイクルを何１ｉ！１４繰や返し行う必要があ
る〇 本発明社、このような点に鑑みて表され九もので、エミ
島し−ジ曹ン用ＲＡＭ Ｋ取込まれたプログラムシーケ
ンスの誤りをオニ２アルで修正し九場合にその修正した
という１ｌｌｌｌ！を記憶する修正管理メ峰りを設けて
、ソースリストとの対応をつけやすくしてデパ、グＯ繰
シ返しを少くすることができるｐＰアナライザを実現し
たｔのである０以下、ｌｌ１面を参照して本発明の詳細
な説明する。
第２図線、本発明に係るドＰアナライザの一実施例を示
す構成内である。同１１において、３０は各種信号を入
力するキーボードである。３１は、諌キーｌ−ドの出力
を受けると共に各種制御を行うコントローラで＃ｂ１１
１１０該コントローシコントローラばマイクロコンビ、
−一が用いられる。３２は、被試験機器からパスを介し
て取込噛れたプログラムを格納する工ｔａＬ’−７１ノ
用ＲＡＭである。３３は、ニオ、レージ嘗ン用ＲＡＭ
３２ Ｋ取込まれたプログラムを修正したときに、その
修正箇所のプログツム番地を格納する修正管理メ峰りで
ある。
す構成内である。同１１において、３０は各種信号を入
力するキーボードである。３１は、諌キーｌ−ドの出力
を受けると共に各種制御を行うコントローラで＃ｂ１１
１１０該コントローシコントローラばマイクロコンビ、
−一が用いられる。３２は、被試験機器からパスを介し
て取込噛れたプログラムを格納する工ｔａＬ’−７１ノ
用ＲＡＭである。３３は、ニオ、レージ嘗ン用ＲＡＭ
３２ Ｋ取込まれたプログラムを修正したときに、その
修正箇所のプログツム番地を格納する修正管理メ峰りで
ある。
３４は、被試験機器あるいは中−が−ド３０からのデー
タを一時的に記憶する２次メモリである。３５はエミ為
し−ジ田ノ用ＲＡＳ１３２ Ｋ取込まれたプログラムリ
ストを表示するＣＲＴである。３６は被試験機器である
。このように構成された回路の動作を以下に説明する。
タを一時的に記憶する２次メモリである。３５はエミ為
し−ジ田ノ用ＲＡＳ１３２ Ｋ取込まれたプログラムリ
ストを表示するＣＲＴである。３６は被試験機器である
。このように構成された回路の動作を以下に説明する。
被試験機器３６に内蔵のプログラムの内容は、外部イ／
ター７エイス回路を通じてエミル−シ箇ン用ＲＡＭ ’
３２に取込壕れる◎取込まれ死後、エミ凰し−ジ箇ン
用ＲＡＭ ３２ Ｋ格納されたプログラムで被試験機器
３６を動作させる。動作は、キーダート３０から指令信
号を入力して数ステ、プずつ動作させる。その間の動作
不良に対して社、キーボード３０からグログ２ムをマ工
１アルで修正する・修正すべきプログラムリストは、コ
ンドローラ３１によりＣＲＴ ３５ Ｋ ＩＩ！示すｔ
Ｌ ｂ ＠従ッテ、操作者はＣＲＴ ３５ Ｋ表示され
たプログラムシーケンスを見ながらプロダラムを修正す
ることができる。
ター７エイス回路を通じてエミル−シ箇ン用ＲＡＭ ’
３２に取込壕れる◎取込まれ死後、エミ凰し−ジ箇ン
用ＲＡＭ ３２ Ｋ格納されたプログラムで被試験機器
３６を動作させる。動作は、キーダート３０から指令信
号を入力して数ステ、プずつ動作させる。その間の動作
不良に対して社、キーボード３０からグログ２ムをマ工
１アルで修正する・修正すべきプログラムリストは、コ
ンドローラ３１によりＣＲＴ ３５ Ｋ ＩＩ！示すｔ
Ｌ ｂ ＠従ッテ、操作者はＣＲＴ ３５ Ｋ表示され
たプログラムシーケンスを見ながらプロダラムを修正す
ることができる。
このとき、コントローラ３１は、修正されたプログラム
の番地を修正管理メモリ３３に格納する０嬉５図は、こ
の修正管理メモリとエミ＾レージ冒ン用ＲＡＭの対応関
係を示す図である。同図において、第１図と同一のもの
は同一の番号を付して示す。
の番地を修正管理メモリ３３に格納する０嬉５図は、こ
の修正管理メモリとエミ＾レージ冒ン用ＲＡＭの対応関
係を示す図である。同図において、第１図と同一のもの
は同一の番号を付して示す。
同図の１１が前記した修正管理メモリである◎敞修正用
管理メモリの縦方向の容量は、エミ纂し−ジ雪ン用朧の
それと同じにとってあゐ。修正箇所ｐ□−Ｐ３を修正し
たときは、当該プログラム番地が修正管理メ毫す１１の
対応する位置に書込まれるととに壜る。図中の°“１゛
１はプログラム番地が書込まれたことを従って修正が行
われ九ことを示す。
管理メモリの縦方向の容量は、エミ纂し−ジ雪ン用朧の
それと同じにとってあゐ。修正箇所ｐ□−Ｐ３を修正し
たときは、当該プログラム番地が修正管理メ毫す１１の
対応する位置に書込まれるととに壜る。図中の°“１゛
１はプログラム番地が書込まれたことを従って修正が行
われ九ことを示す。
嗜・Ｑ ＩＩは、壕だ修正が行われていないことを示し
ている。
ている。
再び第２図に戻って、エミュレーシ■ン用ＲＡＩＩ３２
の内容をＣＲＴ ３５ヘリスト表示させる場合、あるい
社実行中のプログラムをＣＲＴ ３５へ表示させる場合
、修正管理メモリ３３の内容を参照した後表示させる◎
このとき、プログラムリストのわｉｉＫ。
の内容をＣＲＴ ３５ヘリスト表示させる場合、あるい
社実行中のプログラムをＣＲＴ ３５へ表示させる場合
、修正管理メモリ３３の内容を参照した後表示させる◎
このとき、プログラムリストのわｉｉＫ。
既に修正が行われたかどうかを示す符号が付される。符
号の種類としては、区別がつくようなものであればどの
ようなものであってもよい。
号の種類としては、区別がつくようなものであればどの
ようなものであってもよい。
このよう表鐵別宍示は、新たＫ ＲＯＭ又は他のインタ
ーフェイスから新たなプログラムがエミ為し−ジ箇ン用
ＲＡＭ ３２に取込まれるまで、当該プログラム番地に
付随して行われる。例えば、一時的に内蔵の二次メモリ
３４に記憶し再生した時にも識別表示が行われる。この
ように、修正管理メモリを設けてプログラム修正の履歴
を記憶し、それを必要に応じて表示することができるよ
うにすると、ソースプログラムから変更した箇所を明瞭
に識別することができるのでプログラムの修正リスＦと
の対応をつけやすくなる。従って、プロ・グラム修正を
まとめて一度に再アセンブルできるためデパ、グソース
プログラムの再修正Ｑ繰シ返しを少くすることができる
。
ーフェイスから新たなプログラムがエミ為し−ジ箇ン用
ＲＡＭ ３２に取込まれるまで、当該プログラム番地に
付随して行われる。例えば、一時的に内蔵の二次メモリ
３４に記憶し再生した時にも識別表示が行われる。この
ように、修正管理メモリを設けてプログラム修正の履歴
を記憶し、それを必要に応じて表示することができるよ
うにすると、ソースプログラムから変更した箇所を明瞭
に識別することができるのでプログラムの修正リスＦと
の対応をつけやすくなる。従って、プロ・グラム修正を
まとめて一度に再アセンブルできるためデパ、グソース
プログラムの再修正Ｑ繰シ返しを少くすることができる
。
以上の説明では、プログラムの修正番地を記憶する場合
について説明し九が、修正した日時も記憶させることが
できる。このようにすれば、更に修正管理を徹底させる
ことができる◎この場合、日時を管理するタイ！を装置
に内蔵させる必要がある・を九、その時点までに修正を
行りた部分の選択表示及びプリントを行わせるようＫす
ることもできる◎この場合、プログラムの変更作業が更
に確実に行える０表お、このリストをプリントする際に
、修正箇所がプログツムのどこに位置するかを明らかに
するため、その修正箇所の前後のアドレスとプログラム
も併せてプリントすることができる。
について説明し九が、修正した日時も記憶させることが
できる。このようにすれば、更に修正管理を徹底させる
ことができる◎この場合、日時を管理するタイ！を装置
に内蔵させる必要がある・を九、その時点までに修正を
行りた部分の選択表示及びプリントを行わせるようＫす
ることもできる◎この場合、プログラムの変更作業が更
に確実に行える０表お、このリストをプリントする際に
、修正箇所がプログツムのどこに位置するかを明らかに
するため、その修正箇所の前後のアドレスとプログラム
も併せてプリントすることができる。
以上、詳細に説明したように、本発明によれば工建畠し
−ジ冒ン用ＲＡＭ Ｋ取〕込まれたプログラムシーケン
スの誤りをマ二１アルで修正した場合にその修正し九と
いう履歴を記憶する修正管理メモリを設けて、ソースリ
ストとの対応をつけやすくしてデパ、グの繰）返しを少
くすることができＩＪＰアナライブを実現することがで
きる。
−ジ冒ン用ＲＡＭ Ｋ取〕込まれたプログラムシーケン
スの誤りをマ二１アルで修正した場合にその修正し九と
いう履歴を記憶する修正管理メモリを設けて、ソースリ
ストとの対応をつけやすくしてデパ、グの繰）返しを少
くすることができＩＪＰアナライブを実現することがで
きる。
第１図、第Ｓ図はデパ、グのナイクルを示す図、第２図
は本発明の一実施例を示す構成図である。 １・・・ドアアナライブ、２．３６・・・被試験機器、
喜・・・修正リスト、４・・・クロスアセンブラ装置、
５・・・オブジェクトテープ、６・・・ＲＯＭ書込器、
１０．３２−・・工々、レージ冒ン用ＲＡＭ １１１．
、３３・・・修正管ｊｌ／’１す、２０−・・）Ｉ Ｐ
、 ２１．−・・ＲＯＭ 、３０・−キーボード、３
１ ・・・コント四−ラ、３４・・・２次メモリ、３５
・・・ＣＲＴ 。
は本発明の一実施例を示す構成図である。 １・・・ドアアナライブ、２．３６・・・被試験機器、
喜・・・修正リスト、４・・・クロスアセンブラ装置、
５・・・オブジェクトテープ、６・・・ＲＯＭ書込器、
１０．３２−・・工々、レージ冒ン用ＲＡＭ １１１．
、３３・・・修正管ｊｌ／’１す、２０−・・）Ｉ Ｐ
、 ２１．−・・ＲＯＭ 、３０・−キーボード、３
１ ・・・コント四−ラ、３４・・・２次メモリ、３５
・・・ＣＲＴ 。
Claims (1)
- 被試験機器に内蔵されているプログ２ムの内容ｔ−１ん
ヱミ、レージ冒ン用のＲＡＭＫ取込み、取込んだ内容を
処理して不良シーケンスを検出するマイクロプロセッサ
アナライザにおいて、前記工ｆｍレージＷン用８ムＭ）
Ｃ取込まれたシーケンス中のｌｌｌシをマニ島アルで修
正した場合にその修正し九もという履歴を記憶する修正
管理メモリを設は九ことを１１１ｇ１とするマイクロプ
ロセッサアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118640A JPS5819962A (ja) | 1981-07-29 | 1981-07-29 | マイクロプロセツサアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118640A JPS5819962A (ja) | 1981-07-29 | 1981-07-29 | マイクロプロセツサアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819962A true JPS5819962A (ja) | 1983-02-05 |
| JPS6365982B2 JPS6365982B2 (ja) | 1988-12-19 |
Family
ID=14741540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56118640A Granted JPS5819962A (ja) | 1981-07-29 | 1981-07-29 | マイクロプロセツサアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819962A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139639A (ja) * | 1974-04-24 | 1975-11-08 | ||
| JPS55163697A (en) * | 1979-06-05 | 1980-12-19 | Mitsubishi Electric Corp | Memory device |
| JPS5676853A (en) * | 1979-11-27 | 1981-06-24 | Omron Tateisi Electronics Co | Program debug device |
-
1981
- 1981-07-29 JP JP56118640A patent/JPS5819962A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139639A (ja) * | 1974-04-24 | 1975-11-08 | ||
| JPS55163697A (en) * | 1979-06-05 | 1980-12-19 | Mitsubishi Electric Corp | Memory device |
| JPS5676853A (en) * | 1979-11-27 | 1981-06-24 | Omron Tateisi Electronics Co | Program debug device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365982B2 (ja) | 1988-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6415436B1 (en) | Mechanism for cross validating emulated states between different emulation technologies in a dynamic compiler | |
| JPS5819962A (ja) | マイクロプロセツサアナライザ | |
| CN116431603A (zh) | Plc程序的存储和加载方法、装置和电子设备 | |
| JPH04286001A (ja) | プログラマブルコントローラのプログラミング方法及びその装置 | |
| CN1755561A (zh) | 可编程控制器 | |
| JP2002362846A (ja) | エレベータのラダー回路図面表示システム | |
| JP2000163109A (ja) | ラダープログラミング装置及びラダープログラミング方法 | |
| CN111611161B (zh) | 一种应用于航空电子软件的轻量级调试工具的实现方法 | |
| CN110020565B (zh) | 探头信息读取故障提示方法、装置、服务器和存储介质 | |
| JPH0296864A (ja) | データ更新装置および更新方法 | |
| JPH05297840A (ja) | フラットディスプレイ装置 | |
| JP2659366B2 (ja) | デバッグ方法及びその装置 | |
| JPS59201150A (ja) | デバツグ装置 | |
| JP2022174389A (ja) | 監視制御システムおよび訓練シナリオ作成方法 | |
| JP2806976B2 (ja) | プログラム内容検査装置 | |
| CN115712900A (zh) | 应用软件的异常检测方法、装置、设备及存储介质 | |
| KR100291016B1 (ko) | 디버깅 모듈 추가/삭제방법 | |
| JPS58168158A (ja) | テストプログラムの実行制御方式 | |
| CN114020320A (zh) | 一种应用处理方法、装置、电子设备及存储介质 | |
| CN115374018A (zh) | 一种自动化接口测试方法和装置 | |
| CN117009214A (zh) | 用于检测脚本质量的方法、装置及存储介质 | |
| JPS63305434A (ja) | ディバッギングエイド装置 | |
| JPS6332389B2 (ja) | ||
| JPH04229336A (ja) | マイクロコンピュータ開発支援装置 | |
| JPS60132249A (ja) | デ−タ処理装置 |