JPH04229336A - マイクロコンピュータ開発支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、インサーキットエミュ
レータによりマイクロコンピュータ応用機器のプログラ
ムをデバッグするマイクロコンピュータ開発支援装置に
関するものである。 【０００２】 【従来の技術】近年、各種電子機器の制御にマイクロコ
ンピュータが用いられている。このようなマイクロコン
ピュータ応用機器では、動作プログラムはＲＯＭ（リー
ドオンリーメモリ）に書き込まれており、このＲＯＭ内
のプログラムを工夫することにより複雑多様な制御を実
現できる。 【０００３】上記プログラムの動作チェックは、通常、
ＩＣＥ（インサーキットエミュレータ）により行われる
。すなわち、マイクロコンピュータ応用機器に搭載され
ているマイクロプロセッサの代わりにＩＣＥを接続して
プログラムを実行し、プログラム命令をトレースしたり
、メモリやレジスタの内容を調べたりしながら、総合的
なプログラムチェックとデバッグが行われている。 【０００４】 【発明が解決しようとする課題】ところが、上記従来の
構成では、プログラムが全体として動作しているかどう
かについては容易に判定できるが、プログラム動作中に
割り込みが発生した場合、メインプログラム中のどの位
置でどの割り込みプログラムが動作したかが分かりにく
いため、デバッグ効率が悪く、開発されたプログラムの
信頼性も充分ではないという問題点を有している。 【０００５】 【課題を解決するための手段】本発明のマイクロコンピ
ュータ開発支援装置は、上記の課題を解決するために、
インサーキットエミュレータによりマイクロコンピュー
タ応用機器のメインプログラムと割り込み処理プログラ
ムとを含むプログラムをデバッグするマイクロコンピュ
ータ開発支援装置において、前記プログラム中、実行さ
れたプログラム命令の格納アドレスを検出するアドレス
検出手段と、検出されたアドレスを記憶するアドレス記
憶手段と、前記プログラムのソースプログラムとこのソ
ースプログラムに対応するプログラム命令の格納アドレ
スとを記憶するプログラム記憶手段と、アドレス記憶手
段に記憶されているアドレスとプログラム記憶手段に記
憶されているアドレスとを比較して、一致するアドレス
に格納されているソースプログラムをプログラム記憶手
段から読み出すと共に、そのソースプログラムがメイン
プログラムであるか割り込み処理プログラムであるかを
判別する比較手段と、比較手段より読み出されたソース
プログラムに基づいてフローチャートを作成し表示する
と共に、メインプログラム上での割り込み発生位置を表
示する表示手段とが備えられていることを特徴としてい
る。 【０００６】 【作用】上記の構成によれば、インサーキットエミュレ
ータによりマイクロコンピュータ応用機器のメインプロ
グラムと割り込み処理プログラムとを含むプログラムを
デバッグするマイクロコンピュータ開発支援装置におい
て、前記プログラム中、実行されたプログラム命令の格
納アドレスを検出するアドレス検出手段と、検出された
アドレスを記憶するアドレス記憶手段と、前記プログラ
ムのソースプログラムとこのソースプログラムに対応す
るプログラム命令の格納アドレスとを記憶するプログラ
ム記憶手段と、アドレス記憶手段に記憶されているアド
レスとプログラム記憶手段に記憶されているアドレスと
を比較して、一致するアドレスに格納されているソース
プログラムをプログラム記憶手段から読み出すと共に、
そのソースプログラムがメインプログラムであるか割り
込み処理プログラムであるかを判別する比較手段と、比
較手段より読み出されたソースプログラムに基づいてフ
ローチャートを作成し表示すると共に、メインプログラ
ム上での割り込み発生位置を表示する表示手段とを備え
たので、プログラムのテスト時に実行されたメインプロ
グラム及び割り込み処理プログラムのソースプログラム
がフローチャートとして表示され、しかも、メインプロ
グラム上のどの処理を行っていた時点でどの割り込み処
理プログラムが動作したかを確認できる。これにより、
マイクロコンピュータ応用機器の動作が異常であれば、
上記フローチャートに基づいてデバッグを必要とするプ
ログラム部分を迅速に見出すことができ、割り込み処理
プログラムを含むプログラムの開発効率が飛躍的に向上
する。 【０００７】 【実施例】本発明の一実施例について図１ないし図１６
に基づいて説明すれば、以下のとおりである。 【０００８】本実施例のマイクロコンピュータ開発支援
装置は、図１に示すように、ＩＣＥ（インサーキットエ
ミュレータ）１と、プログラム中で実際に実行されたプ
ログラム命令の格納アドレスを検出するアドレス検出器
２（アドレス検出手段）と、アドレス検出器２により検
出されたアドレスを記憶するアドレス記憶器３（アドレ
ス記憶手段）と、前記プログラムのソースプログラムと
このソースプログラムに対応するプログラム命令のの格
納アドレスとを記憶するプログラム記憶器４（プログラ
ム記憶手段）と、アドレス記憶器３に記憶されているア
ドレスとプログラム記憶器４に記憶されているアドレス
とを比較して、一致するアドレスに格納されているソー
スプログラムをプログラム記憶手段より取り出すと共に
そのソースプログラムがメインプログラムであるか割り
込み処理プログラムであるかを判別するアドレス比較器
５（比較手段）と、アドレス比較器５から出力されたソ
ースプログラムに基づきフローチャートを作成し表示す
ると共にメインプログラム上での割り込み発生位置を表
示する表示装置６（表示手段）とから構成されている。 【０００９】また、プログラム記憶器４はメインプログ
ラム記憶部４ａとサブプログラム記憶部４ｂとから構成
されており、メインプログラム記憶部４ａでは、デバッ
グしようとするプログラムのメインプログラム部分のソ
ースプログラムとこのソースプログラムに対応するプロ
グラム命令の格納アドレスとが記憶され、サブプログラ
ム記憶部４ｂでは、デバッグしようとするプログラムの
割り込み処理プログラム部分のソースプログラムとこの
ソースプログラムに対応するプログラム命令の格納アド
レスとが記憶される。 【００１０】上記の構成において、マイクロコンピュー
タ応用機器としての試作機７に搭載されるＲＯＭ（図示
されていない）内に格納しようとするプログラムの評価
を行う場合、制御用のマイクロプロセッサ（図示されて
いない）の代わりに、上記マイクロコンピュータ開発支
援装置のＩＣＥ１が接続される。そして、プログラムの
テストのために、プログラム命令実行時のトレースや、
試作機７のメモリ（図示されていない）やレジスタ（図
示されていない）の内容表示及び内容変更等を実施する
ことにより、試作機７の実使用条件下でのシミュレーシ
ョンが行われる。 【００１１】本実施例のマイクロコンピュータ開発支援
装置では、デバッグしようとするメインプログラムと割
り込み処理プログラムとを含むプログラムのソースプロ
グラムと、ソースプログラムに対応した各プログラム命
令を格納しようとしている上記ＲＯＭ内のアドレスとが
、予めプログラム記憶器４に記憶されている。そして、
上述のシミュレーションの間に実際に実行されたメイン
プログラムまたは割り込み処理プログラムのプログラム
命令の格納されているアドレスがアドレス検出器２によ
り検出され、その検出されたアドレスがアドレス記憶器
３に逐次転送され、記憶される。 【００１２】ある１つのシミュレーションが終了すると
、アドレス記憶器３に記憶されているアドレスとプログ
ラム記憶器４に記憶されているアドレスとがアドレス比
較器５により比較され、一致するアドレスに格納されて
いるソースプログラムがプログラム記憶器４より読み出
されると共に、そのソースプログラムがメインプログラ
ムであるか割り込み処理プログラムであるかが判別され
る。したがって、このときアドレス比較器５から出力さ
れるソースプログラムは、上記シミュレーションの間に
プログラム中において実際に実行された一連のプログラ
ム命令に対応するメインプログラム及び割り込み処理プ
ログラムのソースプログラム部分からなっている。 【００１３】表示装置６では、アドレス比較器５から出
力されたソースプログラムが解析され、メインプログラ
ム及び割り込み処理プログラムのフローチャートが作成
されると共に、メインプログラム上での割り込み発生位
置を表示される。そして、このシミュレーションの間に
試作機７がまったく正常に動作しておれば、この一連の
プログラム命令中にバグが混じっている可能性は少ない
と判断できる。逆に、試作機７の動作が異常であれば、
それらのプログラム命令の中にデバッグが必要な部分が
あると判断でき、このとき、このプログラム命令に対応
するソースプログラムのフローチャートを用いて、迅速
なデバッグを行なうことができる。 【００１４】また、全プログラム中のプログラム命令数
ＮＴ　に対して、そのシミュレーションで実際に実行さ
れたプログラム命令数ＮＩ　の比、すなわちＮＩ　／Ｎ
Ｔ　、により定義されるテスト率を表示することにより
、そのプログラムの何パーセント位の部分がテストされ
たかを知ることができる。 【００１５】以下、試作機７で用いられるプログラムの
一具体例として、アセンブリ言語により記述されたプロ
グラムを挙げ、これを用いて本実施例のマイクロコンピ
ュータ開発支援装置の動作についてさらに詳しく説明す
る。 【００１６】プログラムは、通常、基本動作時に実行さ
れるメインプログラムと、割り込み事象が発生したとき
にメインプログラムの実行を一時停止させて優先的に実
行される割り込み処理プログラムとから構成されている
。紙面の都合上、メインプログラムを表１及び表２に分
割して示す。また、割り込み処理プログラムを表３及び
表４に分割して示す。 【００１７】 【表１】 【００１８】 【表２】 【００１９】 【表３】 【００２０】 【表４】 【００２１】表１乃至表４のプログラムでは、左のコラ
ムから右のコラムに順に、アドレスフィールド、メモリ
フィールド、ラベルフィールド、インストラクションフ
ィールド、オペランドフィールド、コメントフィールド
になっており、アドレスフィールド内のアドレスとメモ
リフィールド内のメモリ内容は１６進数表示されている
。なお、インストラクション及びオペランドからなるプ
ログラム命令は本具体例ではザイログ社製のマイクロプ
ロセッサ：Ｚ８０のニーモニックにより記述されている
が、必ずしもこれに限るものではない。 【００２２】メインプログラムは、表１及び表２のアド
レスフィールドに表示されているアドレスより明らかな
ように、＄００１５（以下、”＄”マークにより１６進
数表示であることを示す）から＄００８Ｆまでのアドレ
スに格納され、エントリアドレスである＄００１５をサ
ブルーチンコールすることにより起動される。なお、リ
ターンアドレスは＄００８Ｆである。 【００２３】割り込み処理プログラムは、表３及び表４
のアドレスフィールドに表示されているアドレスより明
らかなように、＄０１６２（以下、”＄”マークにより
１６進数表示であることを示す）から＄０１Ａ８までの
アドレスに格納される。そして、上記メインプログラム
を実行中に割り込み事象が発生すると、必要なレジスタ
及びリターンアドレス等がスタックに退避され、エント
リアドレスである＄０１Ａ８からの割り込み処理プログ
ラムに制御が移される。なお、割り込み処理プログラム
からのリターンアドレスは＄０１Ａ８である。 【００２４】上記メインプログラム及び割り込み処理プ
ログラムのソースプログラムとこのソースプログラムに
対応するプログラム命令の格納アドレスとは、上述のよ
うに、プログラム記憶器４のメインプログラム記憶部４
ａとサブプログラム記憶部４ｂとにそれぞれ記憶される
。 【００２５】本実施例のマイクロコンピュータ開発支援
装置による上記プログラムのデバッグ時、実際に実行さ
れたプログラム命令の格納されているアドレスがアドレ
ス検出器２（図１）により検出されるが、通常はメイン
プログラムのアドレスである＄００１５〜＄００８Ｆが
順次検出アドレスとして検出される。 【００２６】そして、メインプログラム実行中、割り込
み事象が、例えばアドレス＄００１Ｂ及びアドレス＄０
０３６のプログラム命令実行時に発生したとすると、図
２に示すように、検出アドレスとして＄００１Ｂまでの
メインプログラムのアドレスが出力された後、割り込み
処理プログラムのアドレスである＄０１６２〜＄０１Ａ
８が出力され、それから再びメインプログラムに処理が
戻って＄００１Ｂの次のアドレスである＄００１Ｆ〜＄
００３６までが出力され、次いで割り込み処理プログラ
ムのアドレスである＄０１６２…が出力されることにな
る。 【００２７】そして、上述のように、これらの検出アド
レスがアドレス記憶器３に記憶され、シミュレーション
の終了時点で、アドレス記憶器３に記憶されているアド
レスとプログラム記憶器４に記憶されているアドレスと
がアドレス比較器５により比較され、一致するアドレス
に格納されているソースプログラムがプログラム記憶器
４より読み出される。また、アドレス比較器５において
、割り込み処理プログラムのエントリアドレスとして予
め記憶されている＄０１６２が検出された場合、アドレ
ス記憶器３に記憶されている１つ前のアドレス、すなわ
ち、アドレス＄００１Ｂとアドレス＄００３６とが順次
割り込み発生アドレスとして記憶され、これに基づいて
、メインプログラム上のどのアドレスにおいて割り込み
が発生したかを知ることができる。 【００２８】表示装置６では、アドレス比較器５から出
力されたソースプログラムが解析され、上記の場合であ
れば、メインプログラムと割り込み処理プログラムの両
方のフローチャートが作成される。そして、例えば、メ
インプログラムは表示装置６のメイン画面に表示され、
割り込み処理プログラムはウィンドウ等のサブ画面に表
示される。 【００２９】表示装置６より出力されたメインプログラ
ムのフローチャートを図３及び図４に、割り込み処理プ
ログラムのフローチャートを図５及び図６に示す。 【００３０】また、本実施例では、メインプログラム上
のどの処理を行っていた時点で、割り込み処理プログラ
ムが動作したかを示すために、上記のようにして記憶さ
れた割り込み発生アドレスに基づいて、メインプログラ
ムのフローチャート上に所定のマークが表示される。な
お、ここでは、マークとして「＜−−＠」が用いられて
いる。 【００３１】上記の具体例では、マークされた位置は、
図３に示すように、メインプログラム上のアドレス＄０
０１Ｂ及び＄００３６におけるプログラム命令に対応し
ており、このプログラム命令が終了した後、割り込み処
理プログラムが実行されたことを示している。 【００３２】なお、すべてのプログラム命令が１度は実
行された場合、プログラム中の全アドレスがアドレス記
憶器３に記憶されることになるので、表示装置６より出
力されるフローチャートは、図３乃至図６に示すように
、全プログラムのフローチャートになり、このときのテ
スト率は１となる。そして、このとき、試作機７が正常
に動作していたとすると、実施されたテストについて、
このプログラムのデバッグはほぼ完了していると見るこ
とができる。 【００３３】以上のように、本実施例によれば、試作機
７の実使用条件下でのシミュレーションが行われた後、
ただちにフローチャートが表示されるので、プログラム
のどの部分がデバッグを必要としているかを迅速に知る
ことができる。 【００３４】しかも、メインプログラム上のどの処理を
行っていた時点で、割り込み処理プログラムが動作した
かをフローチャート上で確認できるので、複雑な割り込
み処理プログラムを含むプログラムのデバッグも迅速に
行うことができる。 【００３５】さらに、プログラムのデバッグ後、再度シ
ミュレーションを行うと、デバッグされたプログラムの
フローチャートが新たに表示されるため、デバッグされ
たプログラムが正常かどうかも迅速に知ることができる
。これにより、試作機７を制御するためのプログラム開
発の効率が飛躍的に向上することになる。 【００３６】なお、以上の実施例において、フローチャ
ートを作成し表示する表示装置６の一具体例について図
７乃至図１６に基づいて、以下に説明する。 【００３７】この表示装置６では、図７の概略の構成図
に示すように、ソースリスト記憶手段１２はハードディ
スク記憶装置やフロッピーディスク記憶装置などの外部
記憶装置もしくはＲＡＭ（ランダムアクセスメモリ）デ
ィスク等の内部記憶装置であり、アドレス比較器５から
出力されたソースプログラムが行番号付きで記憶される
。 【００３８】ジャンプ命令記憶手段１３はソースプログ
ラムを記述するアセンブリ言語におけるジャンプ命令を
予め記憶している。 【００３９】ソースリスト記憶手段１２に記憶されたソ
ースプログラムは、命令毎にソースリスト解析手段１４
によってジャンプ命令記憶手段１３に記憶されたジャン
プ命令と順次的に対比され、後述するような処理によっ
て第１中間コード及び第２中間コードを作成し、第１中
間コード記憶手段１５及び第２中間コード記憶手段１６
に記憶する。 【００４０】第１中間コード記憶手段１５及び第２中間
コード記憶手段１６に後述するように記憶されている第
１中間コード及び第２中間コードは、対応する第１中間
コード解析手段１７及び第２中間コード解析手段１８に
より後述する処理に沿って解析され、解析結果は例えば
プロッタなどの出力コントロール手段１９に入力され、
記録紙２０にフローチャートが描画される。なお、出力
コントロール手段１９としてはＣＲＴ（陰極線管）でも
もちろんかまわない。 【００４１】図８は上記表示装置６の基本的動作を説明
するフローチャートである。本実施例ではソースリスト
解析手段１４により図８のステップＳ１、Ｓ２において
それぞれ第１中間コード及び第２中間コードが作成され
る。またステップＳ３、Ｓ４において出力コントロール
手段１９によって後述するフローチャート作成プログラ
ム「第１フロー」及び「第２フロー」が実行され、フロ
ーチャートが描画される。 【００４２】図９乃至図１２では、後述する第１中間コ
ード、ＣＯＤＥ（＊，１），ＣＯＤＥ（＊，２），ＣＯ
ＤＥ（＊，３）及び第２中間コード、ＬＡ（＊，１），
ＬＡ（＊，２），ＬＡ（＊，３），ＬＡ（＊，４）が後
述するように作成される。第１中間コード、第２中間コ
ードは、ＣＯＤＥ１〜３、ＬＡ１〜４のように略記する
場合もある。 【００４３】図９のステップＳ１１では処理に用いられ
る変数ＬＩＮＥ，ＣＯＮＴ，ＬＡＮＯ，ＡＤＤがすべて
０に初期化され、ステップＳ１２ではジャンプ命令記憶
手段１３に記憶されているジャンプ命令（これらはマイ
クロプロセッサにおいて、プログラム命令として定義さ
れている）が読み出され、ステップＳ１３ではソースリ
スト記憶手段１２に記憶されているソースプログラムが
読み出され、その最大行番号ＬＥＮＤが読み取られる。 【００４４】ステップＳ１４では、現在記憶している行
番号ＬＩＮＥが最大行番号ＬＥＮＤに等しいかどうか判
断される。等しければ後述する種類はすべて終了してい
ることになり、メインルーチンへ復帰する。ステップＳ
１４の判断が否定であればステップＳ１５で行番号ＬＩ
ＮＥが＋１インクリメントされる。ステップＳ１６では
、行番号ＬＩＮＥに対応するソースプログラムの命令を
示す関数ＳＯＵＲＳＥ（ＬＩＮＥ）にラベルが含まれる
か否かを判断する。ステップＳ１７では、対応する行番
号の命令にジャンプ命令が含まれるかどうかが判断され
、ステップＳ１８では当該命令がＲＥＴであるか否かを
判断する。 【００４５】ステップＳ１９で後述する変数ＣＯＮＴが
１か否かが判断され、否定であればステップＳ２０に移
り、第１中間コードのＣＯＤＥ１〜２にスペース記号が
与えられ、ＣＯＤＥ３には対応する命令が設定される。 ステップＳ２１では変数ＣＯＮＴを１に設定し処理はス
テップＳ１４に戻る。ステップＳ２２では第１中間コー
ド及び第２中間コードの行番号ＬＡＮＯを＋１インクリ
メントし、第２中間コードの行のいずれか１つを示す変
数Ｉを０に初期化する。 【００４６】ステップＳ２３では変数Ｉを＋１インクリ
メントし、ステップＳ２４では変数Ｉが行番号ＬＡＮＯ
と一致するか否かを判断する。一致しなければステップ
Ｓ２５で行番号Ｉの第２中間コードのＬＡ１がラベルで
あるか否かを判断する。ラベルでなければステップＳ２
３に戻るが、ラベルであればステップＳ２６に移り、第
２中間コードの ＬＡ（Ｉ，３）　＝ＬＩＮＥ＋ＡＤＤ　　　　　　…（
１）の設定を行い処理をステップＳ２３に戻す。 【００４７】ステップＳ２４の判断が肯定となるとステ
ップＳ２７に移り、新たな行番号ＬＡＮＯについて第２
中間コードのＬＡ１をラベルに設定し、ＬＡ２を０とし
、ＬＡ３について ＬＡ（ＬＡＮＯ，３）＝ＬＩＮＥ＋ＡＤＤ　　　　…（
２）の設定を行う。ステップＳ２８では第１中間コード
についてＣＯＤＥ１に「Ｔ」を設定し、ＣＯＤＥ２にス
ペース（ＳＰ）記号を設定し、ＣＯＤＥ３をラベルに設
定する。 【００４８】ここで前記第１中間コードは下記のような
関数値を意味する関数として定義される。 【００４９】 　　ＣＯＤＥ（＊，１）＝Ｔ　　（行番号＊＝ラベル）
　　　　　　　　　　　　　　　　Ｎ　　（行番号＊＝
ジャンプ命令）　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　…（３）　　　
　　　　　　　　　　　　　Ｇ　　（行番号＊＝ＲＥＴ
文）　　　　　　　　　　　　　　　　ＳＰ（行番号＊
＝他の命令）　　ＣＯＤＥ（＊，２）＝＊　　（行番号
＊＝継続行）　　　　　　　　　　　　　　　　ＳＰ（
行番号＊＝フローチャートの１つの枠内の最初の命　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　令か、または単項）　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　…（４）
　　ＣＯＤＥ（＊，３）＝行番号＊の命令またはラベル
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　…（５）　　ステップＳ２９で
は、前記変数ＣＯＮＴを０に設定する。この変数ＣＯＮ
Ｔは下記のように定義される。 　　　　　　 【００５０】 　　ＣＯＮＴ＝０（次行が継続行である可能性なし）　
　　　　　　　　　　１（次行が継続行である可能性有
り）　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　…（６）なお、ここ
で言う継続行とは、ソースプログラムのある命令に引き
続く行番号の命令が前行の命令と連続する処理を行う命
令であることを言う。 【００５１】ステップＳ３０では、前記ラベルが検出さ
れた同一行にさらに命令が記述されているかどうかを判
断する。否定の場合、処理はステップＳ１４に戻る。 【００５２】ジャンプ命令以外の命令であって、ラベル
が含まれていない場合、処理はステップＳ１４、Ｓ１５
、Ｓ１６、Ｓ１７、Ｓ１８、Ｓ１９、Ｓ２０、Ｓ２１を
経てステップＳ１４に戻る。ステップＳ１９にて肯定と
判断すると、ステップＳ３１にて前記第３式〜第５式の
定義に従い第１中間コードが作成され、処理がステップ
Ｓ１４に戻る。ステップＳ１７にて肯定と判断すると、
ステップＳ３２へ移る。ステップＳ３２以降、ステップ
Ｓ３３・３４では、前記ステップＳ２２・Ｓ２３・Ｓ２
４と同一の処理が行われる。 【００５３】ステップＳ３４の判断が否定であれば、ス
テップＳ３５へ移り、第２中間コードのＬＡ２が０であ
るか否かを判断する。この判断が否定であれば処理はス
テップＳ３３に移り、肯定であればステップＳ３６で同
一の変数を行番号とする第２中間コードのＬＡ１がジャ
ンプ先ラベルであるか否かを判断する。否定であれば前
記ステップＳ３３へ移る。肯定であればステップＳ３７
へ移り、下記のように定義される第２中間コードが設定
される。 【００５４】 　　ＬＡ（＊，１）＝行番号＊のラベルまたは　　　　
　　　　　　　　ジャンプ命令であるときのジャンプ先
データ　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　…（７）　　ＬＡ（＊，
２）＝０（行番号＊＝ラベル）　　　　　　　　　　　
　ｎ（行番号＊がジャンプ命令であるときの行番号）　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　…
（８）　　ＬＡ（＊，３）＝ジャンプ命令のジャンプ先
データ　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　…（９）ステップＳ３８
では行番号ＬＩＮＥ＋ＡＤＤの命令について前記第３式
〜第４式に示す定義に基づき第１中間コードが設定され
、ステップＳ３９で変数ＣＯＮＴが０に設定され、処理
はステップＳ１４に戻る。前記ステップＳ３４の判断が
肯定となると、ステップＳ４０にて前記第７式〜第９式
の定義に基づき最新の行番号ＬＡＮＯに基づく第２中間
コードが設定され、ステップＳ３８へ処理が移る。 【００５５】ステップＳ３０の判断が肯定となると、処
理はステップＳ４１に進み、変数ＡＤＤが＋１インクリ
メントされる。ステップＳ４２では、その命令がジャン
プ命令であるかどうかが判断され、否定であればステッ
プＳ４３に移り、ＲＥＴ命令であるかどうかを判断する
。否定であればステップＳ４４に移り、前記第３式〜第
５式の定義に基づいて、第１中間コードが設定される。 ステップＳ４５で変数ＣＯＮＴ＝１に設定して、処理は
ステップＳ１４に戻る。 【００５６】この命令がＲＥＴ命令であれば、ステップ
Ｓ４３の判断は肯定となり、処理はステップＳ４６に移
り、前記第３式〜第５式の定義に基づいて、第１中間コ
ードが設定される。ステップＳ４７で変数ＣＯＮＴ＝０
に設定され、処理はステップＳ１４に戻る。 【００５７】同一行にラベルとともにジャンプ命令が記
述されている場合、ステップＳ４２の判断は肯定となり
、ステップＳ４８に移り、行番号ＬＡＮＯが＋１インク
リメントされ、また変数Ｉ＝０に設定される。ステップ
Ｓ４９では変数Ｉが＋１インクリメントされ、ステップ
Ｓ５０では変数Ｉが行番号ＬＡＮＯに一致したかどうか
が判断される。否定であればステップＳ５１に移り、変
数Ｉの行番号の第２中間コードのＬＡ（Ｉ，２）　が０
であるかどうか判断する。肯定であればステップＳ５２
で、その変数Ｉの第２中間コードのＬＡ（Ｉ，１）　が
ジャンプ先ラベルであるかどうかが判断される。 【００５８】ステップＳ５１の判断が否定であればステ
ップＳ４９に戻る。ステップＳ５２の判断が否定であっ
ても同様である。ステップＳ５２の判断が肯定であれば
、ステップＳ５３で前記第７式〜第９式の定義に基づい
て、第２中間コードが設定される。ステップＳ５４では
前記第３式〜第５式の定義に基づいて、第１中間コード
がそれぞれ設定される。ステップＳ５５で変数ＣＯＮＴ
＝０に設定して、処理はステップＳ１４に戻る。 【００５９】ここで、前記ステップＳ１８の判断が肯定
となる場合、すなわちラベルと同一行の命令がＲＥＴ命
令である場合、処理はステップＳ５７に移り、前記第３
式〜第５式の定義に基づいて第１中間コードがそれぞれ
設定される。ステップＳ５８では変数ＣＯＮＴ＝０に設
定して、処理はステップＳ１４に戻る。 【００６０】このようにして、ソースリスト解析手段１
４によって前記第１中間コード及びＬＡ（＊，１），Ｌ
Ａ（＊，２），ＬＡ（＊，３）　の第２中間コードがそ
れぞれ得られ、第１中間コード及び第２中間コードに対
応する第１中間コード記憶手段１５及び第２中間コード
記憶手段１６にそれぞれ記憶される。 【００６１】図１３は第２中間コードのＬＡ（＊，４）
　を求める処理を説明するフローチャートである。ステ
ップＳ６１では行番号の変数ＪＬが０に初期化される。 ステップＳ６２では変数ＪＬが第２中間コードの行番号
ＬＡＮＯと一致したかどうかが判断され、否定であれば
ステップＳ６３で変数ＪＬが＋１インクリメントされる
。ステップＳ６４でこのときの変数ＪＬに対応する第２
中間コードのＬＡ（ＪＬ，２）が０であるかどうかが判
断される。 【００６２】この判断が否定であればステップＳ６５で
、 ＬＡ（ＪＬ，４）＝ＬＡ（ＪＬ，３）−ＬＡ（ＪＬ，２
）…（１０）の演算が実行され、第２中間コードのＬＡ
（ＪＬ，４）が得られる。ステップＳ６４の判断が肯定
であるとき、すなわちＬＡ（ＪＬ，１）がラベルであれ
ば処理はステップＳ６２に戻る。ステップＳ６２の判断
が肯定であればステップＳ６６に移り、各変数ＬＡ１〜
３、ＬＡＮＯを第２中間コード記憶手段１６に記憶する
。また、ステップＳ６７で各変数ＬＩＮＥ、ＡＤＤ、Ｃ
ＯＤＥを同様に記憶する。 【００６３】図１４、図１５及び図１６は第１中間コー
ド解析手段１７及び第２中間コード解析手段１８と出力
コントロール手段１９のフローチャート作成プログラム
「第１フロー」及び「第２フロー」の動作を説明するフ
ローチャートである。ステップＳ７１では行番号の変数
ＬＩＮＥを０に初期化する。ステップＳ７２では変数Ｌ
ＩＮＥが最終行番号ＬＥＮＤに到達したかどうかが判断
され、肯定であれば他の処理に復帰する。否定であれば
ステップＳ７４で変数ＬＩＮＥを＋１インクリメントす
る。ステップＳ７５では行番号ＬＩＮＥの第１中間コー
ドが、ＣＯＤＥ（ＬＩＮＥ，１）　＝Ｎであるかどうか
、すなわち行番号ＬＩＮＥの命令がジャンプ命令である
かどうかを判断する。 【００６４】この判断が否定であればステップＳ７６で
、行番号ＬＩＮＥの第１中間コードが、ＣＯＤＥ（ＬＩ
ＮＥ，１）　＝Ｔ，Ｇ であるかどうか、すなわち行番号ＬＩＮＥの命令がラベ
ルかＲＥＴ命令であるかどうかを判断する。 【００６５】否定であればステップＳ７７において、ス
テップＳ７７のブロック内に図示されている処理記号の
上端部分を出力し、その中に対応する命令を出力する。 【００６６】ステップＳ７８では変数Ｊを１に設定し、
ステップＳ９で第１中間コードが、ＣＯＤＥ（ＬＩＮＥ
＋Ｊ，２）　＝＊であるか否か、すなわち当該行番号の
命令が前行の命令に連続する処理内容を有する命令であ
る継続行であるか否かを判断する。肯定であればステッ
プＳ８０において、ステップＳ８０のブロック内に図示
されている前記処理記号の上端部分に引き続く両側部分
の縦罫線を出力し、その中に対応する命令を出力する。 ステップＳ８１で前記変数Ｊを＋１インクリメントし、
処理をステップＳ７９に移す。前記ステップＳ７９の判
断が否定であれば、処理はステップＳ８２に移り、前記
処理記号の下端部分である横罫線を出力する。ステップ
Ｓ８３では、行番号ＬＩＮＥについて、 ＬＩＮＥ＝ＬＩＮＥ＋Ｊ−１　　　　　　　　…（１１
）の演算を行い、処理をステップＳ７３に戻す。 【００６７】前記ステップＳ７６の判断が肯定である場
合、当該命令は他の箇所のジャンプ命令に対応するジャ
ンプ先の命令かまたはサブルーチンプログラムの終端の
命令であるＲＥＴ命令のいずれかであることになり、ス
テップＳ８４において、ステップＳ８４のブロック内に
図示されている分岐先記号及びラベル名を出力し、ステ
ップＳ７３に戻る。 【００６８】次にフローチャート作成プログラムのフロ
ーチャートを出力するプログラム「第２フロー」につい
て図１６に基づいて説明する。 【００６９】ステップＳ９１では、行番号ＬＩＮＥを０
に設定し、ステップＳ９２では第２中間コードの各デー
タ及びソースプログラムの最終行データＬＥＮＤを読み
出す。 【００７０】ステップＳ９３では、変数である行番号Ｌ
ＩＮＥが最大行番号データＬＥＮＤに一致するか否かを
判断し、一致するならば処理を終了する。否定であれば
ステップＳ９４に移り、行番号ＬＩＮＥを＋１インクリ
メントする。 【００７１】ステップＳ９５では、第２中間コードのＬ
Ａ（ＬＩＮＥ，２）が０であるか否か、すなわち行番号
ＬＩＮＥの命令がラベルであるか否かを判断する。肯定
であれば処理はステップＳ９３に戻り、否定であればス
テップＳ９６に移る。ステップＳ９６では、第２中間コ
ードのＬＡ（ＬＩＮＥ，３）が０であるか否か、すなわ
ち当該行番号ＬＩＮＥの命令がジャンプ命令である場合
に当該命令に含まれるジャンプ先データが０であるか否
かを判断する。肯定であればステップＳ９３に戻り、否
定であればステップＳ９７に移る。 【００７２】ステップＳ９７では、第２中間コードにＬ
Ａ（ＬＩＮＥ，４）が負であるか否か、すなわち当該行
番号ＬＩＮＥの命令がジャンプ命令である場合、ジャン
プ先が当該行番号ＬＩＮＥより小さな行番号であるか否
かを判断する。肯定であればステップＳ９８に移り、ス
テップＳ９８のブロック内に示されているように、小さ
い行番号へ処理がジャンプする経路を示す記号を出力し
、処理をステップＳ９３に戻す。ステップＳ９７の判断
が否定であればステップＳ９９に移り、ステップＳ９９
のブロック内に示されているように、大きい行番号へ処
理がジャンプする経路を示す記号を出力し、処理をステ
ップＳ９３に戻す。 【００７３】このようにして図１４、図１５及び図１６
に示される第１中間コード解析手段１７、第２中間コー
ド解析手段１８及び出力コントロール手段１９の動作に
基づいてフローチャートが出力される。 【００７４】以上のように、ジャンプ命令を別途ジャン
プ命令記憶手段１３に記憶しておくことにより、前記ソ
ースプログラムが第１中間コード及び第２中間コードに
変換され、これらに基づいてフローチャートを自動的に
印字出力することができる。 【００７５】これによって一旦フローチャートが出力さ
れた後にソースプログラムの変更が行われても、目視に
よるチェックにより再度フローチャートを書き直す必要
がなく、デバッグ作業の効率化とミスの発生の防止とを
併せて図ることができる。 【００７６】また、用いられるマイクロプロセッサが他
の種類に変更され、したがって命令を記述するアセンブ
リ言語が変更される場合であっても、ジャンプ命令記憶
手段１３に記憶されるジャンプ命令を変更すれば、前記
実施例で説明した処理手順と同一の処理手順にてフロー
チャートを出力することができる。これによりアセンブ
リ言語の種類を問わない汎用性を有する自動フローチャ
ート作成を行わせることができる。 【００７７】 【発明の効果】本発明のマイクロコンピュータ開発支援
装置は、以上のように、インサーキットエミュレータに
よりマイクロコンピュータ応用機器のメインプログラム
と割り込み処理プログラムとを含むプログラムをデバッ
グするマイクロコンピュータ開発支援装置において、前
記プログラム中、実行されたプログラム命令の格納アド
レスを検出するアドレス検出手段と、検出されたアドレ
スを記憶するアドレス記憶手段と、前記プログラムのソ
ースプログラムとこのソースプログラムに対応するプロ
グラム命令の格納アドレスとを記憶するプログラム記憶
手段と、アドレス記憶手段に記憶されているアドレスと
プログラム記憶手段に記憶されているアドレスとを比較
し、一致するアドレスに格納されているソースプログラ
ムをプログラム記憶手段から読み出すと共に、そのソー
スプログラムがメインプログラムであるか割り込み処理
プログラムであるかを判別する比較手段と、比較手段よ
り読み出されたソースプログラムに基づいてフローチャ
ートを作成し表示すると共に、メインプログラム上での
割り込み発生位置を表示する表示手段とを備えたので、
プログラムのテスト時に実行されたメインプログラム及
び割り込み処理プログラムのソースプログラムがフロー
チャートとして表示され、しかも、メインプログラム上
のどの処理を行っていた時点でどの割り込み処理プログ
ラムが動作したかを確認できる。このため、マイクロコ
ンピュータ応用機器の動作が異常であれば、上記フロー
チャートに基づいてデバッグを必要とするプログラム部
分を迅速に見出すことができ、割り込み処理プログラム
を含むプログラムの開発効率が飛躍的に向上する。これ
により、信頼性の高いマイクロコンピュータ応用機器の
制御プログラムが得られるという効果を奏する。

【図面の簡単な説明】

【図１】本実施例のマイクロコンピュータ開発支援装置
の概略構成を示すブロック図である。

【図２】図１のアドレス検出手段により検出された一連
のアドレスの一例を示す説明図である。

【図３】図２の一連のアドレスに対応したメインプログ
ラムのフローチャートである。

【図４】図３に続くメインプログラムのフローチャート
である。

【図５】図２の一連のアドレスに対応した割り込み処理
プログラムのフローチャートである。

【図６】図５に続く割り込み処理プログラムのフローチ
ャートである。

【図７】表示装置の一具体例を示す概略の構成図である
。

【図８】図７の表示装置の基本的動作を説明するための
フローチャートである。

【図９】第１中間コード及び第２中間コードの作成方法
を説明するためのフローチャートである。

【図１０】図９に続く第１中間コード及び第２中間コー
ドの作成方法を説明するためのフローチャートである。

【図１１】図９に続く第１中間コード及び第２中間コー
ドの作成方法を説明するためのフローチャートである。

【図１２】図９に続く第１中間コード及び第２中間コー
ドの作成方法を説明するためのフローチャートである。

【図１３】第２中間コードのＬＡ（＊，４）　を求める
処理を説明するためのフローチャートである。

【図１４】第１中間コード解析手段１７及び第２中間コ
ード解析手段１８と出力コントロール手段１９のフロー
チャート作成プログラム「第１フロー」の動作をそれぞ
れ説明するフローチャートである。

【図１５】図１４に続く第１中間コード解析手段１７及
び第２中間コード解析手段１８と出力コントロール手段
１９のフローチャート作成プログラム「第１フロー」の
動作をそれぞれ説明するフローチャートである。

【図１６】第１中間コード解析手段１７及び第２中間コ
ード解析手段１８と出力コントロール手段１９のフロー
チャート作成プログラム「第２フロー」の動作をそれぞ
れ説明するフローチャートである。

【符号の説明】

１　　　　ＩＣＥ ２　　　　アドレス検出器（アドレス検出手段）３　　
　　アドレス記憶器（アドレス記憶手段）４　　　　プ
ログラム記憶器（プログラム記憶手段）５　　　　アド
レス比較器（比較手段）６　　　　表示装置（表示手段
）

Claims (1)

【特許請求の範囲】
1. 【請求項１】インサーキットエミュレータによりマイク
   ロコンピュータ応用機器のメインプログラムと割り込み
   処理プログラムとを含むプログラムをデバッグするマイ
   クロコンピュータ開発支援装置において、前記プログラ
   ム中、実行されたプログラム命令の格納アドレスを検出
   するアドレス検出手段と、検出されたアドレスを記憶す
   るアドレス記憶手段と、前記プログラムのソースプログ
   ラムとこのソースプログラムに対応するプログラム命令
   の格納アドレスとを記憶するプログラム記憶手段と、ア
   ドレス記憶手段に記憶されているアドレスとプログラム
   記憶手段に記憶されているアドレスとを比較して、一致
   するアドレスに格納されているソースプログラムをプロ
   グラム記憶手段から読み出すと共に、そのソースプログ
   ラムがメインプログラムであるか割り込み処理プログラ
   ムであるかを判別する比較手段と、比較手段より読み出
   されたソースプログラムに基づいてフローチャートを作
   成し表示すると共に、メインプログラム上での割り込み
   発生位置を表示する表示手段とが備えられていることを
   特徴とするマイクロコンピュータ開発支援装置。