JPS58199523A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58199523A
JPS58199523A JP8157682A JP8157682A JPS58199523A JP S58199523 A JPS58199523 A JP S58199523A JP 8157682 A JP8157682 A JP 8157682A JP 8157682 A JP8157682 A JP 8157682A JP S58199523 A JPS58199523 A JP S58199523A
Authority
JP
Japan
Prior art keywords
layer
film
wiring
oxygen concentration
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8157682A
Other languages
English (en)
Other versions
JPH0113224B2 (ja
Inventor
Shinichi Ofuji
大藤 晋一
Tetsuo Hosoya
細矢 徹夫
Chisato Hashimoto
橋本 千里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8157682A priority Critical patent/JPS58199523A/ja
Publication of JPS58199523A publication Critical patent/JPS58199523A/ja
Publication of JPH0113224B2 publication Critical patent/JPH0113224B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、階段状またはテーパー状の側面形状゛を有す
る電極・配線を備えて構成された半導体装置の製造方法
に関するものである。      10従来、高密度化
した半導体集積回路の電極・配・線の形成には、反応性
ガスにより形成されたガス・・プラズマ中で材料をエツ
チングする方法が用い・られてきた。−例として、高融
点金属のMoを材・料に用いて配線を形成する場合を取
り上げ、それ5を用いた半導体集積回路(半導体装置)
の製造上・程の一部を取り出して図面で説明する。
第1図ta+〜(C1は上記従来の半導体装置の配線の
・製造工程説明図である。まず、同図falに示すよう
・に、種々の工程を用いて半導体基板上に素子等を0形
成(図は省略)した後、この上に配線を形成す。
るために必要な層間絶縁用5i02膜1の形成を完了。
した時点より説明を開始するものとする。次に、。
同図(1))に示すように、配線用のMo薄膜2をスパ
デタ法または電子ビーム蒸着法で堆積させる。その5上
にレジストを塗布した後、特定のパターンを描。
いたマスクを用いて露光、現像等を行ない、レジ。
スト・パターン3を形成する。次に同図telに示す。
ように、例えばアノード結合方式の平行平板電極。
型プラズマ・エツチング法を用いてCCt4と02の1
0混合ガス・プラズマ中でMo薄膜2をエツチングし・
て、Mo配線4を形成する。その後、プラズマ・ア・ラ
シャ−を用いてレジスト・パターン3を除去す・ること
によりMO配線のパターンが出き上る。  ・このよう
にして形成したMo配線4のパターンの)側面形状は、
平行平板電極型プラズマ・エラチン。
グ法の特徴により、下地の層間絶縁用5102膜1の表
面に対して、はぼ垂直で直線状となる。なおか・つ、サ
イド・エツチングが少ないため、レジスト・パターンに
対する寸法変化も小さい。これらの20形状の特性は、
高精度のパターニングを要する微。
細化した電極・配線の形成に有効である。しかし°、さ
らにこのMO配線の上に第2の層間絶縁膜を形成。
し、その上にM等からなる第2層目配線を形成し。
た場合には、MO配線の側面で生ずる急峻な段差形状が
第2の層間絶縁膜表面にも反映し、従ってこ゛の段差部
分で、第2層目配線も十分な膜厚を保持。
できずに断線もしくはそれに至らすとも膜厚が減。
少したことによる抵抗増大を生じ易くなるという。
欠点を生ずる。               IOこ
のような欠点を解決するためには、MO配線の・側面を
テーパー状にエツチングするのが最も効果・的である。
第2図(al、 (b)は上記テーパー・エッチ法の一
例・を示した工程説明図である。まず、同図(a)に示
す5ように、層間絶縁用5i02膜1の上にMo薄膜2
を堆。
積させ、さらにその上にレジスト・パターン3を。
形成する。次に同図(b)に示すように、イオン・工。
ッチング法によりMo薄膜2をエツチングして、テ・−
パー状Mo配線5を形成する。このときレジスト20・
 3 ・ ・パターン3もエツチングされて、細ったレジス。
ト・パターン6となる。このエツチング法は、M。
薄膜のエツチングに伴ってレジスト・パターン自。
身もエツチングされて細まることを利用し、Mo。
配線のテーパー形状を得るものである。
しかし、このような方法で形成したMO配線では°、側
面がテーパー状になるものの、エツチング後の。
配線幅W2はエツチング前のレジスト・パターグ幅W1
に比較して狭(なるという欠点がある。こ。
の配線幅の減少量を精度よ(制御するのは困難で10あ
る。従って、このようなエツチング法は高い加・工精度
を要する高密度配線の形成には不適当であ・る。
本発明は、これらの欠点を解決するためになさ・れたも
ので、含有する酸素の濃度の異なる同−金1)属の少な
(とも2つの層の積層した膜を用いて電・極・配線を形
成し、その電極・配線の側面の加工・形状を制御するも
のである。
以下、本発明を実施例によって詳細に説明する・。
第31Hal〜fdlは本発明による半導体装置の配僚
0・ 4 ・ の製造工程説明図で、工程要所における半導体装置の要
部の断面形状を示している。同図(alに示す。
ように、半導体基板上に層間絶縁用5i02膜1の形。
成を完了した時点より説明を開始するものとする°。
次に、同図[blに示すように、膜厚2600 ′Aで
、含有5する酸素の濃度が3 atomic%の低酸素
濃度Mo層7゜を形成する。この層の形成工程はスパッ
タ法を用゛いた。すなわち、スパッタ装置内を10−6
〜10−7  。
Torrに真空排気した後、10−2〜10−3’I’
orrのAr雰雰囲気気中MOのスパッタを行なった。
なお、スパッタ10法の代りに真空蒸着法を用いてもよ
い。本発明で・は、この次の工程が従来工程と異なる。
すなわち・、従来はこの低酸素濃度Mo層7のみを電極
・配線の・形成用膜として用いていた。従って、このM
o層・の上に直接ホトレジスト等のマスク材料を塗布し
1ζレジスト・パターンを形成した。しかし、本発明・
では、先の低酸素濃度Mo層7を堆積させたのと同・−
のスパッタ装置内において、さらに酸素ガスを・分圧で
1.6X 10 ’ Ti:+rrとなるように同装置
内に導入・して、連続してMo膜の堆積を進め、含有す
る酸素0の濃度が20 atomic%で厚さ700 
Aの高酸素濃度Mo ’層部を形成する。
この後は、従来の工程と同様に、第3図(C1に示゛す
ように、レジスト・パターン3を形成する。そ。
の後、第3図(diに示すようにアノード結合方式の゛
平行平板電極型プラズマ・エツチング法を用いて°、c
ct4と02の混合ガス中で、cct4ガスの流量15
゜scc/min 、 02ガスの流量35 sec/
min 、圧力0.2 Torrの。
条件下でグロー放電を形成し、これに試料を曝じて高酸
素濃度Mo層8及び低酸素濃度Mo層7を連0続してエ
ツチングする。そして、テーパー状の側。
面形状を持つMo配線下層部9及びMo配線」−盾部。
10を形成する。
以」二説明した実施例では、Mo配線を形成する場゛合
を例にとり、含有する酸素濃度の異なる同−金)属(M
O)の2層に積層した膜を用いているが、本・発明は電
極・配線を形成する金属としてMoの代り。
にW、 Or等の高融点金属を用いることもできる。・
また、含有する酸素濃度、各層の厚さを適宜選択。
することにより、階段状またはテーパー状の電極()・
配線が形成でき、かつ形成された電極・配線の。
側面の傾斜角を所望の値に制御することができる°。
なお、積層する金属膜のうち、含有する酸素濃。
度の高い又は低いというのは、隣接する2つの層。
の酸素濃度の高・低比較による相対的なものであ5る。
再び前記実施例について説明を戻すが、このよ。
うにして形成したMo配線では、第1の特徴として°、
Mo配線」−盾部(比較的酸素濃度の高い第1の層)1
0の側面がMo配線下層部(比較的酸素濃度の低い10
第2の層)9の側面より、より内側に形成された・構造
となることがあげられる。このような形状が・形成され
る原因は、第4図に示すように、cct4 。
と02の混合ガスのプラズマに対して低酸素濃度膜・と
高酸素濃度膜とで、単位時間にエツチングされ5る速度
(エッチ・レート)が異なることにある。・第4図は、
本実施例のエツチング法を用いた場合・で混合ガスの全
流量1′に対する02ガスの流量比をパ・ラメータにし
ているが、いずれの場合でも、Mo。
膜中の酸素濃度の上昇と共にエッチ・レートが増゛0大
することがわかる。このような、Mo膜への酸素。
添加によりエッチ・レートが増大する現象の原因。
としては、膜中の酸素によりMo結晶粒径が小さく。
なったこと、及び膜中酸素がエツチングガス中の“02
ガス成分の役割の一部を担って、実質的に全ガス流量に
対する02ガスの流量比を高めることに相′当している
などが考えられるが、明確にはわかっ゛ていない。
第2の特徴は、本実施例のように、高酸素濃度。
Mo層の膜厚を低酸素濃度Mo層の膜厚に比べて201
0〜30%と薄くしても、Mo配線下層部(酸素濃度の
低い第2の層)9の側面形状を第3図(dlに示すよ。
うに、十分な傾斜を持ったテーパー状にすること。
ができることである。これにより、このMo配線。
の上に形成する第2の層間絶縁膜や、さらにその15」
二に形成する第2層目配線のMo配線の側面上での゛被
覆形状はおおむねMo配線下層部の低酸素濃度。
Mo層の側面形状のみを考慮すれば良いことがわか。
る。
第3の特徴は、このテーパー状のMo配線下層部209
の側面と下地の層間絶縁用5i02膜1の表面とで。
なす角、すなわちテーパー角(傾斜角)を、低酸。
素濃度Mo層及び高酸素濃度Mo層のそれぞれの含。
有酸素濃度及び膜厚から成る4つの形成条件を適。
当に選択することにより制御できることである。5次の
第5図及び第6図は、この間の制御性を示す。
実施例である。第5図は、高酸素濃度Mo層の含有。
酸素濃度とテーパー角との関係を示す。ただし、。
高酸素濃度Mo層の膜厚を165OAとし、低酸素濃度
Mo層の膜厚を1650 ′に、含有酸素濃度を3 a
jomic 9610とした。この図よ、す、高酸素濃
度Mo層の含有酸素・濃度を3 atomic%から2
0 al;omic%まで高めることに・より、テーパ
ー角を90度から40度まで低減でき・ることかわかる
。第6図は、2層Mo膜の全膜厚に・ 。
対する高酸素濃度Mo層の厚さの比を変えた時のテ15
−パー角の変化を示す。ただし、高酸素濃度Mo・層の
含有酸素濃度を20 ajomic%に、低酸素濃度M
o・層の含有酸素濃度を3 atomic%に、2層M
o膜の全・膜厚を3300 Mに、それぞれ一定にした
場合である・。
この図から2つの層の膜厚の比を変えることによ20リ
、テーパー角を制御できることがわかる。  。
第4の特徴は、本実施例で用いたアノード結合゛方式の
平行平板電極形プラズマ・エツチング法の。
ような比較的レジスト・パターン幅及び配線幅の。
エツチング前後の変化の少ないエツチング法を採5用し
てもテーパー・エツチングを成し得ることで。
ある。これにより、テーパー形状を有し、なおか。
つ高い加工精度を実現できる。
第5の特徴は、本実施例に示したように20  。
atomic%程度の酸素をMOに加えても、比抵抗は
 +02.5 X 10−’Ω・Cmと低いため、これ
らの高酸素濃度層・をそのまま電極・配線として用いる
ことができる・ことである。また、Si半導体装置では
、通常、製。
造工程に1000℃程度の高温熱処理を含むが、この゛
処理により先の比抵抗は大幅に減少し、1.4X105
15Ω・cmとバルクMOの3倍以内となる。従って、
高・酸素濃度層を電極・配線の一部に用いても全体の・
比抵抗への影響はほとんど無視できる。また、他・のW
、 Cr等の金属においても、酸素濃度を適当に。
選ぶことにより、熱処理後の比抵抗を1×10′Ω・c
rt40以下と電極・配線として用うるに支障のない程
度。
に低く抑えることができる。
第6の特徴は、第3図の実施例のごとく下層を。
低酸素濃度層とし、上層を高酸素濃度層として用。
いた場合には、下層のテーパー形状を形成した後5に、
上層を第2のエツチング工程により除去して゛下層のみ
を電極・配線として用いることができる。
ことである。前述のごとく高酸素濃度の上層は、”その
まま残して電極・配線として用いることかで。
きるが、上層及び下層の側面の2つの層の境界面10近
傍に生ずる側面傾斜角の不連続性を回避したい。
場合や、さらには、上層の酸素濃度が高(他の配・線層
トノオーミック・コンタクトが熱処理時に劣・化する場
合などでは、上層部のみを第2の工・ソチ・ング工程で
除去する方が望ましい。この第2の工15ッチング工程
と°しては、第4図に示したごとく、。
エツチングガス中の全ガス流量に占める02ガス流。
量比を小さく取った平行平板電極型プラズマ・工。
ッチング法を用いることにより、上層と下層の含・有酸
素濃度差を利用して容易に上層のみを選択的20・ 1
1゜ に除去することができる。
以上の実施例で示した諸特徴により、テーパー。
角を40度程度から90度の範囲で制御できること。
は明らかである。従って、MO配線の上に例えば。
CVD法(化学的気相成長法)を用いて第2の層間5絶
縁用5i02膜を形成すると、そのMo配線側面部を。
覆う形状も、MO配線側面のテーパー形状を反映し。
てほぼ同じテーパー角を示す。さらにこの5i02膜“
の上に形成した第2の配線膜である例えばAt膜。
においても、MO配線側面の上を、下地の第2の層10
間絶縁用5i02膜の表面形状を反映して、テーパー・
角を持って覆うことができる。これにより、従来・と異
なり、第2層目配線であるAt配線の段差被覆・を要す
る個所での断線確率の増大及び断線に至ら・ずとも抵抗
増大等の現象は、著しく改善される。15本実施例では
、電極・配線用金属としてMOを、・エツチング法とし
てアノード結合方式の平行平板・電極形プラズマ・エツ
チング法を用いたが、膜中・へ酸素を添加することによ
りエッチ・レートが高・くなる金属と、プラズマ・エツ
チング法または酸0・ 12・ 化性エツチング液によるウェット・エツチング法゛等の
組合せを用いれば、本発明による電極・配線゛技術を使
用することができる。平行平板電極形プ゛ラズマーエッ
チング法を用いる場合には、MOの代。
わりにWまたはCrを用いても所望の効果が得られる。
この場合、金属としては、酸化物を生成した。
時の融点が単体に比べて1000℃以下と著しく低下。
するもの、または酸化物の揮発性が強いもの等の。
条件を満たすことが材料選択の1つの目安となる°。
また、本実施例では、配線膜として、下層に低酸10素
濃度膜を、上層に高酸素濃度膜を用いてテーパ・−形状
を形成したが、逆に下層に高酸素濃度膜を・、上層に低
酸素濃度膜を用いて膜形成条件及びエラ・チング条件を
最適化すれば、逆テーパー状の側面・形状も得ることが
できる。さらに、電極・配線膜5中の酸素濃度を3層以
上に変化させる方法や、任・意の連続的な酸素濃度分布
を持たせる方法により・電極・配線の望む所の側面形状
を得ることもでき・る。これ等の応用も全て本発明の範
囲に含まれる・ことは明らかである。        
    20以上説明したように、本発明によれば電極
・配。
線として単一金属の均一な組成の膜を用いる代り。
に、含有する酸素濃度の異なる同一金属の2つの。
層の積層した構造を有する膜を用いているので、“エツ
チングしてパターニングすることにより、比5較的酸素
濃度の高い層の側面を比較的酸素濃度の゛低い層の側面
に対して、より内側に形成できる。。
従って、このようにして形成した配線のテーパー。
状の側面形状は、さらにその配線の上に層間絶縁。
膜をはさんで形成した第2層目の配線に対して、′。
下地表面の段差を越える部分で生ずる断線及び抵・抗増
大を著しく緩和させる効果を有する。
【図面の簡単な説明】
第1図(al〜fcl及び第2図[al、 fblは配
線の従来の・製造工程を説明するための半導体装置の要
部拡大5断面図、第3図(al〜[dlは本発明による
配線の製造・工程を説明するための半導体装置の要部拡
大断面・図、第4図はMO模膜中酸素濃度とエッチ・レ
ート・との関係を示す特性図、第5図は高酸素濃度MO
・層の含有酸素濃度とテーパー角との関係を示す/#!
0性図、第6図は2層Mo膜の全膜厚に対する高酸素。 濃度Mo層の厚さの比とテーパー角との関係を示す。 特性図である。 1・・・層間絶縁用5i02膜 2・・・MO薄膜3 ・・・レジスト・パターン4・・
・MO配線     5・・・テーパー状Mo配線 。 6・・・細ったレジスト・パターン 7・・・低酸素濃度Mo層 8・・・高酸素濃度Mo層
  。 9・・・Mo配線上層部  10・・・Mo配線上層部
   。 0 特許出願人 日本電信電話公社  ・ 代理人弁理士 中村純之助  ・ !5 11 ° 15゜ 121図 才2図 1           1 W1j ・16・

Claims (1)

  1. 【特許請求の範囲】 (1)電極・配線用に含有する酸素の濃度の異な5る同
    一金属の少なくとも2つの層の積層した膜を。 形成する工程と、該膜上にマスクパターンを形成。 する工程と、該マスクパターンを用いて上記膜の。 露出部分を食刻しその膜の食刻した側面において。 上記同一金属の隣接する2つの層のうちの比較的0酸素
    濃度の高い第1の層の側面を比較的酸素濃度・の低い第
    2の層の側面に対してより内側に形成す・る工程とを含
    み、階段状またはテーパー状の電極・・配線を形成する
    ことを特徴とする半導体装置の・製造方法。     
                1)(2)上記含有する酸素
    の濃度の異なる同一金属。 の少なくとも2つの層の積層した膜を形成する工。 程において、各層の厚さ及び酸素濃度の値を選択・する
    ことにより、形成される電極・配線の側面の・°傾斜角
    を制御することを特徴とする特許請求の範0囲第1項記
    載の半導体装置の製造方法。 (3)上記第1の層は上記第2の層上に形成され。 たものであり、上記食刻工程の後に第2の食刻工゛程に
    よって該第1の層を除去することを特徴とする特許請求
    の範囲第1項記載の半導体装置の製造5方法。
JP8157682A 1982-05-17 1982-05-17 半導体装置の製造方法 Granted JPS58199523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8157682A JPS58199523A (ja) 1982-05-17 1982-05-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8157682A JPS58199523A (ja) 1982-05-17 1982-05-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58199523A true JPS58199523A (ja) 1983-11-19
JPH0113224B2 JPH0113224B2 (ja) 1989-03-03

Family

ID=13750128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8157682A Granted JPS58199523A (ja) 1982-05-17 1982-05-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58199523A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807015A (en) * 1984-12-24 1989-02-21 Hitachi, Ltd. Semiconductor device having electrodes and or interconnections of refractory metal film containing silicon oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807015A (en) * 1984-12-24 1989-02-21 Hitachi, Ltd. Semiconductor device having electrodes and or interconnections of refractory metal film containing silicon oxide

Also Published As

Publication number Publication date
JPH0113224B2 (ja) 1989-03-03

Similar Documents

Publication Publication Date Title
US5464500A (en) Method for taper etching metal
JPS5810861A (ja) 半導体装置およびその製造方法
JPS58199523A (ja) 半導体装置の製造方法
JPS63214755A (ja) フオトマスク
JPH02189981A (ja) 半導体装置及びその製造法
JP3046829B2 (ja) モリブデン膜の形成方法
JP2000077396A (ja) 半導体装置及びその製造方法
EP0088808A1 (en) Process for producing niobium Josephson junctions
JPS5932126A (ja) 半導体装置の製造方法
JPS5966125A (ja) 半導体装置の製造方法
JPS63307739A (ja) 半導体装置の製造方法
JPS6410096B2 (ja)
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JPH0511432B2 (ja)
JPS6249735B2 (ja)
JPS61144083A (ja) ジヨセフソン接合素子の形成方法
JP3329148B2 (ja) 配線形成方法
JPH042129A (ja) 半導体装置の製造方法
JP2872298B2 (ja) 半導体装置の製造方法
JPS60120526A (ja) 微細パタン形成法
JPH0212827A (ja) 半導体装置の製造方法
JPS62222657A (ja) 導体配線およびその形成方法
JPS6380550A (ja) 半導体装置の配線前駆体
JPS6362892A (ja) 導電体パタ−ンの形成方法
JPS59163838A (ja) 半導体装置の製造方法