JPS5819860Y2 - リミツタ回路 - Google Patents

Description

【考案の詳細な説明】 本考案はり□ツタ回路に係り、工□ツタが共通接続され
てなる２個のＮＰＮ）ランジスタと、エミッタが共通接
続されてなる２個のＰＮＰトランジスタとをカスケード
に接続すると共に、各トランジスタに夫々所定の直流ベ
ースバイアスを与えることにより、大レベルの入力信号
に対しては広帯域のリミッタ動作をし、かつ、小レベル
の入力信号に対してはりニヤアンプとして動作するリミ
ッタ回路を提供することを目的とする。

従来のリミッタ回路は、一般に増幅器を複数個カスケー
ド接続して極めて犬なる増幅度の回路を構威し、これを
飽和状態で使用していた。

このたメ、リミッタ回路のスレッシュホールドレベルを
越える入力信号に対しては良好なり□ツタ出力を得るこ
とができた。

しかるに、上記の従来のリミッタ回路ハ、上記のスレッ
シュホールドレベルより小なるレベルの入力信号に対し
ては、極めて犬なるリミッタゲインのため発振するとい
う欠点があった。

またスレッシュホールドレベル以下ノ入力レベルで使う
ことは考えられていなかったため、その場合のりニアリ
テイなどは無視されていた。

本考案は上記の欠点を除去し、しかも温度特性の優れた
構成としたものであり、以下その一実施例について図面
と共に説明する。

図は本考案になるリミッタ回路の一実施例の具体的回路
図を示す。

入力端子１は直流阻止用コンデンサＣ１を介してＮＰＮ
トランジスタＸ１のベースに接続されている。

このトランジスタＸ１は抵抗Ｒ１、Ｒ２によりベースバ
イアスが与えられ、トランジスタＸ□のエミッタは可変
抵抗器Ｒ３、抵抗Ｒ４可変抵抗器Ｒ５を直列に介して接
地される一方、抵抗Ｒ６を介してＰＮＰ ）ランジスタ
Ｘ６のベースに接続されている。

上記可変抵抗器Ｒ３の摺動子はＮＰＮ トランジスタＸ
２のベースに接続され、またＲ３とＲ４の接続点は抵抗
Ｒ７を介してＮＰＮトランジスタＸ３のベースに接続さ
れている。

上記トランジスタＸ２ 、Ｘ３はコレクタが直流電源
電圧端子に共通接続され、またトランジスタＸ２ 、Ｘ
３のエミッタは共通接続され抵抗Ｒ８を介して接地され
ている。

捷たトランジスタＸ３のベースはコンデンサＣ２により
交流的にグラウンドにバイパスされている。

これにより、トランジスタＸ２のベースへの直流バイア
スは、トランジスタＸ３のベースへの直流バイアスより
も一定電位高く設定され、筐たトランジスタＸ３はトラ
ンジスタＸ２に温度補償された直流バイアスを与えてい
る。

上記トランジスタＸ２．Ｘ３の共通エミッタは、コレク
タが接地されているＰＮＰ）ランジスタＸ４のベースに
接続されている。

このトランジスタＸ４のエミッタは、抵抗Ｒ９を介して
直流電源電圧端子に接続される一方、ＰＮＰトランジス
タＸ５のベースに接続されている。

トランジスタＸ５ 、Ｘ６はコレクタが共に接地され、
また夫々エミッタが共通に接続され更に抵抗ＲＩＯを介
して直流電源電圧端子に接続されている。

またトランジシスタＸ６のベースはコンデンサＣ３によ
り交流的にグラウンドにバイパスされている。

これにより、トランジスタＸ５のベースへの直流バイア
スハ、トランジスタＸ６のベースへの直流バイアスより
も一定電位低く設定され、またトランジスタＸ６はトラ
ンジスタＸ５に温度補償された直流バイアスを与えてい
る。

次に上記実施例回路の動作について説明する。

入力端子１より入来した信号は、直流阻止用コンデンサ
Ｃ□、トランジスタＸ□のエミッタフォロを夫々通して
可変抵抗器Ｒ３の摺動子よりトランジスタＸ２のベース
に印加される。

い１、トランジスタＸ２のベース電位をＥｏ、トランジ
スタＸＸ２ 、Ｘ３のエミッタ電位をＥ２、トランジス
タＸ３のベース電位をＥ３とすると、ＥｌがＥ３より犬
のときはトランジスタＸ２のベース・エミッタ間が順方
向にバイアスされてトランジスタＸ２Ｘ３のエミッタに
出力される。

一方、ＥｏがＥ３より小のときにはトランジスタＸ２の
ベース・エミッタ間が逆バイアスされるだめ、トランジ
スタＸ２ 、Ｘ３のエミッタには出力は現れない。

従って、トランジスタＸ２．Ｘ３のエミッタより、ゼロ
クロス点よりＥ、−Ｅ３だげ低いレベル以上のレベルの
半波整流された如き信号が取り出されることになる。

この半波整流された如き信号は、トランジスタＸ２のベ
ース・エミッタ間の温度特性を補償し、かつ、次段の直
流レベルを最適値にするためのトランジスタＸ４よりな
るエミッタフォロを通してトランジスタＸ５のベースに
供給される。

ここで、トランジスタＸ５のベース電位をＥ４、トラン
ジスタＸ５ 、Ｘ６の工□ツタ電位をＥ５、トランジス
タＸ６のベース電位をＥ６とすると、Ｅ２はＥｌよりト
ランジスタＸ２のベース・エミッタ間の順方向降下電圧
分だけ低く、またＥ４はＥ２よりトランジスタＸ４のベ
ース・エミッタ間の順方向降下電圧分だけ高いから、ト
ランジスタＸ２ ｔＸ４に夫々のベース・エミッタ間の
順方向降下電圧の等しいものを使麻した本実施例回路に
おいては、ＥｌとＥ４とは等しくなる。

上記ベース電位Ｅ４がＥ６よりも犬のときには、トラン
ジスタＸ５のベース・エミッタ間が逆バイアスされるた
め、トランジスタＸ５ 、Ｘ６のエミッタには出力は現
れないが、Ｅ４がＥ６以下のときにハ、トランジスタＸ
５のベース・エミッタ間が順方向にバイアスされるから
、トランジスタＸ５ 、Ｘ６のエミッタ、すなわち出力
端子２に出力が電力増幅されて取り出される（但し、電
圧増幅度は約１）。

従って、トランジスタＸ４のエミッタ出力信号は、トラ
ンジスタＸ５ 、Ｘ６によるＥ６−Ｅ４以下のレベルの
み通過せしめる動作により半波整流波形とされる。

従って、出力端子２には結果として、Ｅ６−Ｅ４以上と
、Ｅｌ−Ｅ３以下のレベルで振動制限を受けた広帯域の
リミッタ回路の出力信号が取り出される。

ところで、前述したようにベース電位Ｅ１ とＥ４とは
等しく、一方、Ｅ６Ｅ３は図より明らかなように可変抵
抗器Ｒ３の両端間の電位差であるから、これらより可変
抵抗器Ｒ３の摺動子がその中点位置にあるときにはゼロ
クロスレベルよりＥ□−Ｅ３ｉでのレベルとゼロクロス
レベルよりＥ云−Ｅ４−ｉでのレベルとは等しくなり、
このときトランジスタＸ２°、Ｘ３による下側スライス
と同じ量だけトランジスタＸ５ 、Ｘ６により上側もス
ライスされることになる。

このことは可変抵抗器Ｒ３の摺動子を動かすことにより
、出力端子２より取り出される振幅制限波形のＰ−Ｐ値
は変らないが（可変抵抗器Ｒ３の両端間の直流電位差が
変らないから）、リミッタバランスが変ることを意味す
る。

例えば可変抵抗器Ｒ３の摺動子を図中、中点位置より上
方向へ動かした場合は、トランジスタｘ２．ｘ５のベー
スの直流バイアスが高くなるから、入力信号のゼロクロ
スレベルよりも上側のレベルが下側よりも多く振幅制限
されることになる。

また、可変抵抗器Ｒ５は振幅制限のＰ −Ｐ値を可変調
整するためのもので、例えば抵抗値を犬とすると可変抵
抗器Ｒ３の両端間の直流電位差が小となるので、振幅制
限されて出力端子２に取り出される信号のＰ−Ｐ値は小
になる。

入力端子１に入来する信号のＰ −Ｐ値が振幅制限のＰ
−Ｐ値よりも小なる時には、このリミッタ回路は電圧増
幅度が約１のリニヤアンプとして動作し、従来のリミッ
タ回路のように発振するということがない。

なお、上記実施例ではＮＰＮトランジスタとＰＮＰトラ
ンジスタを用いたが、Ｐチャンネルの電界効果トランジ
スタと、Ｎチャンネルの電界効果トランジスタとを用い
ることもできる。

筐た、トランジスタＸ２とＸ３を、トランジスタＸ５
。

Ｘ６の後段にもってくるような構成とすることもできる
。

上述の如く、本考案になるリミッタ回路は、エミッタ、
コレクタが夫々共通に接続されたＮＰＮ（又ＵＰＮＰ）
型の第１及び第２のトランジスタと、エミッタ、コレク
タが夫々共通に接続されたＰＮＰ（又はＮＰＮ）型の第
３及び第４のトランジスタとのうち上記第２及び第４の
トランジスタのベースを夫々交流的に接地すると共に、
上記第１のトランジスタのベース直流バイアスを上記第
２のトランジスタのそれよりも高く（又は低く）設定し
、かつ、上記第３のトランジスタのベース直流バイアス
を上記第４のトランジスタのそれよりも低く（又は高く
）設定し、上記第１のトランジスタのベースに入力され
た入力信号を上記第１及び第２のトランジスタの共通上
□ツタからＰＮＰ（又はＮＰＮ）型の第５のトランジス
タのベースに加え、第５のトランジスタのエミッタを上
記第３のトランジスタのベースに加えることにより、第
３及び第４のトランジスタの共通エミッタより信号を取
り出すように構成したため、入力信号のＰ−Ｐ値が上記
第１及び第２のトランジスタのベース直流バイアス値の
差若しくは上記第３及び第４のトランジスタのベース直
流バイアス値の差よりも犬のときには広帯域で振幅制限
された信号出力を得ることができ、曾た上記のベース直
流バイアス値の差よりも小なる入力信号に対しては電圧
増幅度が約１のリニヤアンプとして動作するので従来の
リミッタ回路のように発振する虞れが全くなく、また同
種のトランジスタのコレクタどうしとエミッタどうしと
を夫々共通に接続した構成としているので、従来に比し
温度特性が極めて良好であり、従って制限振幅以下のレ
ベルでの動作が重視されるドロップアウト検出器等に最
適である等の特長を有するものである。

【図面の簡単な説明】

図は本考案になるリミッタ回路の一実施例を示す具体的
回路図である。 １・・・・・・入力端子、２・・・・・・出力端子、Ｘ
ｌ 、Ｘ２゜Ｘ３・・・・・・ＮＰＮ）ランジスタ、Ｘ
４ ｔ Ｘ５ 、Ｘ６・・・・・・ＰＮＰトランジ
スタ、Ｒ３・・・・・・リミッタバランス調整用可変抵
抗器、Ｒ５・・・・・・リミッタ範囲調整用可変抵抗器
。

Claims (1)

【実用新案登録請求の範囲】
1. エミッタ、コレクタが夫々共通に接続されたＮＰＮ（又
   はＰＮＰ）型の第１及び第２のトランジスタと、エミッ
   タ、コレクタが夫々共通に接続されたＰＮＰ（又はＮＰ
   Ｎ）型の第３及び第４のトランジスタとのうち上記第２
   及び第４のトランジスタのベースを夫々交流的に接地す
   ると共に、上記第１のトランジスタのベース直流バイア
   スを上記第２のトランジスタのそれよりも高く（又は低
   く）設定し、かつ、上記第３のトランジスタのベース直
   流バイアスを上記第４のトランジスタのそれよりも低く
   （又は高く）設定し、上記第１のトランジスタのベース
   に入力された入力信号を上記第１及び第２のトランジス
   タの共通エミッタからＰＮＰ（又はＮＰＮ）型の第５の
   トランジスタのベースに加え、該第５のトランジスタの
   工□ツタを上記第３のトランジスタのベースに加えるこ
   とにより、該第３及び第４のトランジスタの共通エミッ
   タより信号を取り出すように構成したり□ツタ回路。