JPS5819621Y2 - key identification circuit - Google Patents

key identification circuit

Info

Publication number
JPS5819621Y2
JPS5819621Y2 JP7454982U JP7454982U JPS5819621Y2 JP S5819621 Y2 JPS5819621 Y2 JP S5819621Y2 JP 7454982 U JP7454982 U JP 7454982U JP 7454982 U JP7454982 U JP 7454982U JP S5819621 Y2 JPS5819621 Y2 JP S5819621Y2
Authority
JP
Japan
Prior art keywords
key
terminal
identification signal
key identification
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7454982U
Other languages
Japanese (ja)
Other versions
JPS585122U (en
Inventor
入路友明
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP7454982U priority Critical patent/JPS5819621Y2/en
Publication of JPS585122U publication Critical patent/JPS585122U/en
Application granted granted Critical
Publication of JPS5819621Y2 publication Critical patent/JPS5819621Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は2組の信号線路の交差点にキースイッチを設け
、各キースイッチが押されたか否かを識別するキー識別
回路に係り、とくに該キー識別回路から発生される不要
な雑音を減少せしめることを目的とするものである。
[Detailed Description of the Invention] The present invention relates to a key identification circuit that provides a key switch at the intersection of two sets of signal lines and identifies whether or not each key switch has been pressed. The purpose is to reduce unnecessary noise.

一般にキー識別回路は第1図に示すように、キー人力信
号線路1〜3とキー出力信号線路4〜6との交差点に9
個のキースイッチ7〜15を設け、上記キー出力線路4
〜6に一方の入力端子が接続された2人力ANDゲート
16〜18の他方の入力端子に第2のキー識別信号入力
端子19〜21を接続し、上記2人力ANDゲート16
〜18の各出力端子を3人力ORゲート22の各入力端
子に接続してその3人力ORゲート22の出力端子をキ
ー識別信号出力端子23に接続し、一方上記キー人力信
号線路1〜3に第1のキー識別信号入力端子24〜26
を接続したものであった。
Generally, the key identification circuit is located at the intersection of the key human input signal lines 1 to 3 and the key output signal lines 4 to 6, as shown in FIG.
key switches 7 to 15 are provided, and the key output line 4
The second key identification signal input terminals 19 to 21 are connected to the other input terminals of the two-man powered AND gates 16 to 18, one input terminal of which is connected to the two-man powered AND gate 16.
~18 output terminals are connected to each input terminal of the three-man power OR gate 22, and the output terminal of the three-man power OR gate 22 is connected to the key identification signal output terminal 23, while the above-mentioned key human power signal lines 1 to 3 are connected to the key identification signal output terminal 23. First key identification signal input terminals 24 to 26
was connected.

このような構成のキー識別回路に卦いていずれのキーが
押されたかを識別するためには、たとえばキー人力信号
線路1だげをロジックレベル″1”として第2のキー識
別信号入力端子19〜21を順番に“O”から1”とし
て行き、次にキー人力信号線路2だけを“1”として再
びキー識別信号入力端子19〜21を順番に”o”から
′1”として行き、次にキー人力信号線路3だけを1”
として祠びキー識別信号入力端子19〜21を順番に0
”からN 、 jlとして行くというサイクルを繰り返
す。
In order to identify which key has been pressed in a key identification circuit having such a configuration, for example, only the key human input signal line 1 is set to logic level "1" and the second key identification signal input terminals 19 to 19 are connected to each other. 21 in order from "O" to "1", then only the key human input signal line 2 is set to "1", and then the key identification signal input terminals 19 to 21 are set in order from "o" to '1', and then Key human power signal line 3 only 1”
As a result, the key identification signal input terminals 19 to 21 are set to 0 in order.
”, then repeat the cycle of going from N to jl.

そして、上記の過程においてキー識別信号出力端子23
が”0”から”1″となるのがキー人力信号線路1〜3
のいずれが1”でキー識別信号入力端子19〜21のい
ずれが”1”になったときであるかを判定することによ
り、キースイッチ7〜15の識別をしていた。
In the above process, the key identification signal output terminal 23
The key human power signal lines 1 to 3 are from “0” to “1”
The key switches 7-15 are identified by determining which one of the key identification signal input terminals 19-21 becomes "1".

しかしながら、上述のキー識別回路ではキー人力信号線
路1〜3とキー出力信号線路4〜6の交差点に置かれて
いるキースイッチT〜15と、それらの信号線路につな
がる第1のキー識別信号入力端子24〜26や複数の2
人力ANDゲート16〜18を含む回路部分とが切り離
されており、したがって、キー人力信号線路1〜3とキ
ー出力信号線路4〜6が長く張りめぐらされて上記キー
人力線路1〜3に“0”と”1”を交互にとるパルス状
の信号が常時生じていると、キー人力信号線路1〜3よ
り雑音が他の部分へ飛んでゆく可能性が増えるという欠
点があった。
However, in the above-mentioned key identification circuit, the key switches T to 15 placed at the intersections of the key human input signal lines 1 to 3 and the key output signal lines 4 to 6, and the first key identification signal input connected to those signal lines. Terminals 24 to 26 or multiple 2
The circuit portion including the human-powered AND gates 16 to 18 is separated, so that the key human-powered signal lines 1 to 3 and the key output signal lines 4 to 6 are stretched long, and the key human-powered signal lines 1 to 3 are connected to each other. If a pulse-like signal that alternates between "1" and "1" is constantly generated, there is a drawback that there is an increased possibility that noise will travel from the key human input signal lines 1 to 3 to other parts.

例えば、上述の構成のキー識別回路と近接してF’M/
AM音声放送受信部を設置すると、上記の雑音によって
、F’M/AM音声放送受信部が妨害を受けてしまうと
いう欠点があった。
For example, if the F'M/
When an AM audio broadcast receiving section is installed, there is a drawback that the F'M/AM audio broadcast receiving section is interfered with by the above-mentioned noise.

このような従来回路の欠点を解消したものに次のような
もう1つの従来回路がある。
Another conventional circuit that overcomes the drawbacks of the conventional circuit is as follows.

すなわち、もう1つの従来回路は複数個あるキースイッ
チの個々を識別せずに、まずいずれかのキースイッチが
押されたということを検出する時と、いずれかのキース
イッチが押されたということを検出した後にどのキース
イッチが押されたかをある時間の間だけ識別する時とを
区別することによって、キー人力信号線路に常時”0”
と1”を取るパルス状信号が生ずることを避け、このパ
ルス信号による雑音の影響を回避しようとするものであ
る。
In other words, the other conventional circuit does not identify each of the multiple key switches, but first detects that any key switch has been pressed, and then detects that any key switch has been pressed. By identifying which key switch was pressed only for a certain period of time after detecting the
This is intended to avoid the generation of a pulsed signal having a value of 1'' and to avoid the influence of noise due to this pulsed signal.

以下、この従来回路について図面と尖に説明する。Hereinafter, this conventional circuit will be explained in detail with reference to the drawings.

第2図は従1路のキー識別回路の一構成例を示し、第2
図中、50〜52は第1のキー識別信号入力端子であり
、3個の第1の2人力ORゲー4(53〜55)の一方
の入力端子にそれぞれ接続されている。
FIG. 2 shows an example of the configuration of the key identification circuit of the secondary path;
In the figure, 50 to 52 are first key identification signal input terminals, each of which is connected to one input terminal of the three first two-man OR games 4 (53 to 55).

上記2人力ORゲート53〜55の他方の入力端子には
一体に合わされて第1のRSフリップフロップ56の出
力端子が接続され、そのRSフリップフロップ56のリ
セット端子とセット端子には2個の第2のキー識別信号
入力端子(57,58)が接続されている。
The output terminal of a first RS flip-flop 56 is integrally connected to the other input terminal of the two-man OR gates 53 to 55, and the reset terminal and set terminal of the RS flip-flop 56 are connected to the output terminal of the first RS flip-flop 56. No. 2 key identification signal input terminals (57, 58) are connected.

上記2人力ORゲート53〜55の出力端子にはキー人
力信号線路59〜61が接続されている。
Key human power signal lines 59 to 61 are connected to the output terminals of the two human power OR gates 53 to 55.

62〜64はキー出力信号線路であり、上記キー人力信
号線路59〜61との間に9つの交差点をもつようにマ
トリックス状に配置されている。
Key output signal lines 62 to 64 are arranged in a matrix so as to have nine intersections with the key human input signal lines 59 to 61.

そして、上記の各交差点にはキースイッチ65〜73が
上記の2組の信号線路間をつなぐように設置されている
Key switches 65 to 73 are installed at each of the above intersections to connect the two sets of signal lines.

上記キー出力信号線路62〜64は第2の3人力ORゲ
ート74のそれぞれの入力端子につながれ、その3人力
ORゲート74の出力端子は第1のキー識別信号出力端
子75に接続されている。
The key output signal lines 62 to 64 are connected to respective input terminals of a second three-person OR gate 74, and the output terminal of the three-person OR gate 74 is connected to a first key identification signal output terminal 75.

さらに上記キー出力信号線路62〜64は3個の2人力
ANDゲート76〜T8の一方の入力端子に接続され、
その2人力ANDゲート76〜78の他の入力端子はそ
れぞれ3個の第3のキー識別信号入力端子79〜81に
接続されている。
Further, the key output signal lines 62 to 64 are connected to one input terminal of three two-man power AND gates 76 to T8,
Other input terminals of the two-man power AND gates 76-78 are connected to three third key identification signal input terminals 79-81, respectively.

上記2人力ANDゲート76〜78の出力端子は第3の
3人力ORゲート81のそれぞれの入力端子に接続され
、その3人力ORゲート82の出力端子は第2のキー識
別信号出力端子83に接続されている。
The output terminals of the two-manpower AND gates 76 to 78 are connected to respective input terminals of a third three-manpower OR gate 81, and the output terminal of the three-manpower OR gate 82 is connected to a second key identification signal output terminal 83. has been done.

次に上記キー識別回路の動作を説明する。Next, the operation of the key identification circuit will be explained.

RSフリップフロップ56のセット/リセット端子が共
に”O”であるときには該RSフリップフロップ56の
出力端子のレベルは変化せず、セット端子が1”になる
と出力端子は61”に、リセット端子が”1”になると
出力端子はO”になる。
When the set/reset terminals of the RS flip-flop 56 are both "O", the level of the output terminal of the RS flip-flop 56 does not change, and when the set terminal becomes 1", the output terminal becomes 61", and the reset terminal becomes "0". When it becomes 1", the output terminal becomes O".

キー識別の第1段階として、第1のRSフリップフロッ
プ56のセット端子に接続される第2のキー識別信号入
力端子57にロジックレベル”1”の信号、リセット端
子に接続される第2のキー識別信号入力端子58にO″
の信号が加えられると、上記RSフリップフロップ56
の出力端子は1”になる。
As the first stage of key identification, a logic level "1" signal is sent to the second key identification signal input terminal 57 connected to the set terminal of the first RS flip-flop 56, and a second key signal connected to the reset terminal is sent. O'' to identification signal input terminal 58
When a signal is applied, the RS flip-flop 56
The output terminal of will be 1”.

従って3個の第1の2人力ORゲート53〜55の出力
端子とキー人力信号線路59〜61のロジックレベルは
“1”となる。
Therefore, the logic level of the output terminals of the three first two-man OR gates 53-55 and the key human-power signal lines 59-61 becomes "1".

上記のような状態においてキースイッチ65〜73が押
されていない時、キー出力信号線路62〜64はいずれ
も0”レベルになっている。
In the above state, when the key switches 65-73 are not pressed, the key output signal lines 62-64 are all at the 0'' level.

従って、第1のキー識別信号出力端子75は、0”レベ
ルのままである。
Therefore, the first key identification signal output terminal 75 remains at the 0'' level.

しかし、キースイッチ65〜73のいずれかがもし押さ
れるならば、キー出力信号線路62〜64のどれかが”
■”となり、第1のキー識別信号出力端子75は1”と
なる。
However, if any of the key switches 65-73 is pressed, any of the key output signal lines 62-64
■", and the first key identification signal output terminal 75 becomes 1".

第1のキー識別信号出力端子75が”1″となると、ど
のキーが押されたかはまだ分らないがいずれかのキーが
押烙れたと判断する。
When the first key identification signal output terminal 75 becomes "1", it is determined that one of the keys has been pressed, although it is not yet known which key was pressed.

そして、第1のRSフリップフロップ56のリセット端
子に接続されている第2のキー識別信号入力端子58に
1”、セット端子に接続されている第2のキー識別信号
入力端子57”O”を加えると、上記RSフリップフロ
ップ56の出力端子は0”になる。
1" to the second key identification signal input terminal 58 connected to the reset terminal of the first RS flip-flop 56, and 1" to the second key identification signal input terminal 57 connected to the set terminal. In addition, the output terminal of the RS flip-flop 56 becomes 0''.

以上でキーの識別の第1段階が終る。第1段階が終ると
次にキーの識別の第2段階に移る。
This completes the first stage of key identification. Once the first stage is completed, the process moves on to the second stage of key identification.

キーの識別の第2段階では、例えば第1のキー識別信号
入力端子50〜52のうち入力端子50のみを”1”、
他の入力端子を“Onとする。
In the second stage of key identification, for example, only the input terminal 50 of the first key identification signal input terminals 50 to 52 is set to "1",
The other input terminals are turned on.

そして、第3のキー識別信号入力端子T9〜81を順番
に1個の端子だけを′1”としてゆく。
Then, only one terminal of the third key identification signal input terminals T9 to T81 is set to '1' in order.

次に第1のキー識別信号入力端子51だげを1”として
第3のキー識別信号入力端子79〜81を順番に1個ず
つ“1”としてゆく。
Next, the first key identification signal input terminal 51 is set to 1, and the third key identification signal input terminals 79 to 81 are sequentially set to 1 one by one.

次に第1のキー識別信号入力端子52だげを”1”とし
て第3のキー識別信号入力端子79〜81を順番に1個
ずつ”1”としてゆく。
Next, the first key identification signal input terminal 52 is set to "1", and the third key identification signal input terminals 79 to 81 are sequentially set to "1" one by one.

これでキーの識別の第2段階が終るが、第2のキー識別
信号出力端子83が第1のキー識別信号入力端子50〜
52と第3のキー識別信号入力端子79〜81がどのよ
うな状態の時″1”になったかを調べることにより、ど
のキーが押されたかの識別ができる。
This completes the second stage of key identification, and the second key identification signal output terminal 83 is connected to the first key identification signal input terminal 50 to
52 and the third key identification signal input terminals 79 to 81 become "1", it is possible to identify which key has been pressed.

例えばキースイッチ72が押されている時はキー人力信
号線路61が1”でキー出力信号線路80が1′の時に
のみ第2のキー識別信号出力端子83がn lnとなっ
て、該キースイッチ72が押されたということを識別で
きる。
For example, when the key switch 72 is pressed, the second key identification signal output terminal 83 becomes n ln only when the key human input signal line 61 is 1'' and the key output signal line 80 is 1', and the key switch 72 is pressed. It can be identified that 72 was pressed.

キーの識別の第1段階と第2段階が終ると、識別された
キーに対応する仕事を別の回路ブロックで行なう。
After the first and second stages of key identification are completed, another circuit block performs the work corresponding to the identified key.

以上の手順でキー識別を行なうことにより、キー人力信
号線路59〜61にキー識別の第2段階で発生するよう
な0”と“1パとの間をとるパルス的な信号が常時加わ
ることが防止でき、したがって、キー人力信号線路59
〜61に発生したパルス状の信号から雑音を生じ、その
雑音がキー人力信号線路59〜61の近傍に配置した他
の回路へ悪影響を及ぼすようなことを少なくすることが
できる。
By performing key identification using the above procedure, it is possible to constantly apply a pulse-like signal between 0 and 1, which occurs in the second stage of key identification, to the key human input signal lines 59 to 61. Preventable and therefore key human power signal line 59
It is possible to reduce the possibility that noise is generated from the pulsed signals generated in the key input signal lines 59 to 61 and that the noise adversely affects other circuits disposed near the key human input signal lines 59 to 61.

同、キースイッチ65〜73の部分以外が1チツプの半
導体回路の中に他の回路と共に収められている場合には
2人力ORゲート53〜55の出力端子は上記半導体回
路にとっても出力端子となり、キースイッチ65〜73
の部分とはキー人力信号線路59〜61、キー出力信号
線路62〜64によって長く配線されるため、上記キー
人力信号線路59〜61に発生するパルス状の信号を極
力おさえることは雑音の低減という点から特に効果的で
ある。
Similarly, if the parts other than the key switches 65 to 73 are housed together with other circuits in a single chip semiconductor circuit, the output terminals of the two-man OR gates 53 to 55 also serve as output terminals for the semiconductor circuit, Key switch 65-73
Since the key human power signal lines 59 to 61 and the key output signal lines 62 to 64 are wired long, suppressing the pulse-like signals generated in the key human power signal lines 59 to 61 as much as possible is called noise reduction. It is particularly effective from this point of view.

本考案は第2図においであるグループ内のキースイッチ
例えばキースイッチ11〜73のいずれかがなおかつ押
されているかということを何度も連続的に識別する場合
に、キー人力信号線路61にその間”0”と1”のパル
ス的信号が印加されることを防止しようとするものであ
る。
The present invention, as shown in FIG. 2, uses a key human power signal line 61 to detect whether or not a key switch in a group, for example, one of the key switches 11 to 73, is still being pressed. This is intended to prevent pulse-like signals of "0" and 1 from being applied.

第3図は本考案のキー識別回路の構成例を示し、第2図
と同一符号は同一構成要件を示している。
FIG. 3 shows a configuration example of the key identification circuit of the present invention, and the same reference numerals as in FIG. 2 indicate the same configuration elements.

第3図に釦いて、第2図と異なるところは第2のRSフ
リップフロップ84が設けられ、そのセット端子に第1
のキー識別信号入力端子52が接続され、その出力端子
に第1の2人力ORゲート55の一方の入力端子が接続
され、そのリセット端子には第4のキー識別信号入力端
子85が接続されていることである。
The difference in FIG. 3 from FIG. 2 is that a second RS flip-flop 84 is provided, and a first RS flip-flop 84 is provided at its set terminal.
A key identification signal input terminal 52 is connected to the key identification signal input terminal 52, one input terminal of the first two-man OR gate 55 is connected to its output terminal, and a fourth key identification signal input terminal 85 is connected to its reset terminal. It is that you are.

このRSフリップフロップ84の働きを次に説明する。The function of this RS flip-flop 84 will be explained next.

まず最初にキースイッチ65〜67のいずれかが押され
ている場合を考えてみる。
First, consider the case where any of the key switches 65 to 67 is pressed.

キーの識別の第1段階は第2図の説明の場合と同じであ
る。
The first stage of key identification is the same as in the description of FIG.

次にキーの識別の第2段階にうつり、第1のキー識別信
号入力端子50〜52を順番に“1″としてゆき、第2
図の説明の場合と同様にしてキースイッチ65〜67の
うちのどれが押されたのかを識別できる。
Next, proceeding to the second stage of key identification, the first key identification signal input terminals 50 to 52 are sequentially set to "1", and the second
It is possible to identify which of the key switches 65 to 67 has been pressed in the same manner as in the explanation of the figures.

ただし、第2図の場合と異なり、RSSフリラグフロッ
プ8が設けられているため、第2段階で第4のキー識別
信号入力端子85はO”でRSフリップフロップ84の
出力端子”0”であったとして第1のキー識別信号入力
端子52が1”となった時にRSフリップフロップ84
の出力端子は“1”となりそれ以降”1”の状態がつづ
く。
However, unlike the case in FIG. 2, since the RSS flip-flop 8 is provided, in the second stage the fourth key identification signal input terminal 85 is O" and the output terminal of the RS flip-flop 84 is "0". If the first key identification signal input terminal 52 becomes 1", the RS flip-flop 84
The output terminal becomes "1" and remains "1" from then on.

従って再び第2図で述べた第1段階から第2段階をくり
返す場合にはその前に第4のキー識別信号入力端子85
を“1”、第1のキー識別信号入力端子52をO”とし
てRSフリップフロップ84の出力端子を′0”にリセ
ットして卦く必要がある。
Therefore, when repeating the first to second steps described in FIG.
It is necessary to reset the output terminal of the RS flip-flop 84 to '0' by setting the key identification signal input terminal 52 to '1' and the first key identification signal input terminal 52 to '0'.

次にフリップフロップ84が有効に働く例えばキースイ
ッチ71〜73のいずれかが押されている場合について
考えてみる。
Next, let us consider a case in which the flip-flop 84 is activated, for example, when any of the key switches 71 to 73 is pressed.

第2図の説明の場合と同様にキーの識別の第1段階、第
2段階をへて、どのキーが押されたかが識別できる。
As in the case of the explanation of FIG. 2, it is possible to identify which key has been pressed after passing through the first and second stages of key identification.

但し、第2図の説明の場合と違って、第2段階の過程で
、RSフリップフロップ84の出力端子が1”になった
ままになっている。
However, unlike the case described in FIG. 2, the output terminal of the RS flip-flop 84 remains at 1'' during the second stage.

ついで、キースイッチ71〜73のいずれかの識別され
たものに対応する仕事に移り、その作業において識別さ
れたキーがまだ押されているのかどうか何度も判定する
必要があると考えてみる。
Next, let us move on to a task corresponding to any of the identified key switches 71 to 73, and consider that in that task it is necessary to repeatedly determine whether the identified key is still pressed.

その場合は、第1のキー識別信号入力端子52に”1”
が何度も印加され、同時に第3のキー識別信号入力端子
79〜81のいずれか1つに1”が何度も印加される。
In that case, "1" is input to the first key identification signal input terminal 52.
is applied many times, and at the same time, 1'' is applied many times to any one of the third key identification signal input terminals 79 to 81.

しかし、第1のキー識別信号入力端子52にn 1 n
が何度もパルス的に印加されてもRSフリップフロップ
84の出力端子は1”が出たままのため、その間キー人
力信号線路61に“1”と”0”をとるパルス状信号は
でない。
However, n 1 n at the first key identification signal input terminal 52
Even if is applied in a pulse-like manner many times, the output terminal of the RS flip-flop 84 remains at "1", so during that time there is no pulse-like signal that takes "1" and "0" on the key input signal line 61.

そして、再びキーの識別の第1段階であるいずれかのキ
ーが押されたことを検知する場合に移る時には、その前
にRSフリップフロップ84のリセット端子を”1”、
セット端子を”0”としてその出力端子を”0”にI)
−t=ニットればよい。
Then, before moving on to the first stage of key identification, in which it is detected that any key has been pressed, the reset terminal of the RS flip-flop 84 is set to "1".
Set the set terminal to “0” and set its output terminal to “0” I)
-t=knit.

第3図の構成においてはキースイッチ71〜73のうち
のいずれかを連続的に何度も識別する場合にキー人力信
号線路61にその間“0”と”1”のパルス的信号がの
ることを防止できる。
In the configuration shown in FIG. 3, when any one of the key switches 71 to 73 is identified many times in succession, a pulse-like signal of "0" and "1" is applied to the key human input signal line 61 during that time. can be prevented.

尚、上記の実施例では第2のRSフリップフロップ84
をORゲート55に対してのみ設けたが、これはすべて
のORゲート53〜55に対して設けてもよいものであ
る。
Note that in the above embodiment, the second RS flip-flop 84
is provided only for the OR gate 55, but it may be provided for all OR gates 53-55.

以上のように本考案によれば、複数のキー人力信号線路
と複数のキー出力信号線路との各交差点に設けたキース
イッチを個々に識別するものと異なり、第1群のキー識
別信号入力端子に一斉に信号を印加し、このときキー出
力信号線路のすべての出力を入力とするORゲートの出
力が発生したことによりいずれかのキースイッチが導通
状態になったことを検出し、その検出後に第1.第2の
キー識別信号入力端子に所定のパルスを入れて導通状態
のキースイッチを識別するものであり、さらに、複数の
第1のORゲートの一方の入力端子に複数の第1のキー
識別信号入力端子が接続される接続線路の一部もしくは
全部に第2のRSフリップフロップを設けたものである
から、1群のキースイッチのうちのいずれかを連続的に
何度も識別する場合にキー人力信号線路にその間“O”
と1”のパルス信号が印加されることを防止できる。
As described above, according to the present invention, unlike the case where key switches provided at each intersection of a plurality of key human input signal lines and a plurality of key output signal lines are individually identified, the key identification signal input terminal of the first group At this time, the output of the OR gate that inputs all the outputs of the key output signal line is generated, and it is detected that one of the key switches becomes conductive. 1st. A predetermined pulse is input to the second key identification signal input terminal to identify a key switch in a conductive state, and a plurality of first key identification signals are input to one input terminal of the plurality of first OR gates. Since a second RS flip-flop is provided on part or all of the connection line to which the input terminal is connected, the key switch can be used to repeatedly identify one of a group of key switches. “O” between human signal lines
It is possible to prevent a pulse signal of 1" from being applied.

したがって断続的にキースイッチが押される場合にもそ
の押されたことを検知するにあたり発生する雑音を極め
て少なくできる実用的に優れた効果を有するものである
Therefore, even when a key switch is pressed intermittently, the noise generated when detecting the key switch being pressed can be extremely reduced, which is a practical advantage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のキー識別回路の結線図、第2図は他の従
来のキー識別回路を示す結線図、第3図は本考案のキー
識別回路の一実施例を示す結線図である。 50.51.52・・・・・・第1のキー識別信号入力
端子、53 、54 、55.74.82・・・・・・
ORゲート、56・・・・・・RSフリップフロップ、
57゜58・・・・・・第2のキー識別信号入力端子、
59゜60.61・・・・・・キー人力信号線路、62
,63゜64・・・・・・キー出力信号線路、65〜T
3・・・・・・キスイツチ、75・・・・・・第1のキ
ー識別信号出力端子、76.77.78・・・・・・A
NDゲート、 79,80゜81・・・・・・第3のキ
ー識別信号入力端子、83・・・・・・第2のキー識別
信号出力端子、84・・・・・・第2のRSフリップフ
ロップ、85・・・・・・第4のキー識別信号入力端子
FIG. 1 is a wiring diagram of a conventional key identification circuit, FIG. 2 is a wiring diagram of another conventional key identification circuit, and FIG. 3 is a wiring diagram of an embodiment of the key identification circuit of the present invention. 50.51.52...First key identification signal input terminal, 53, 54, 55.74.82...
OR gate, 56...RS flip-flop,
57゜58... Second key identification signal input terminal,
59゜60.61...Key human power signal line, 62
, 63゜64...Key output signal line, 65~T
3... Key switch, 75... First key identification signal output terminal, 76.77.78...A
ND gate, 79,80°81...Third key identification signal input terminal, 83...Second key identification signal output terminal, 84...Second RS Flip-flop, 85...Fourth key identification signal input terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 複数のキー人力信号線路と複数のキー出力信号線路をマ
トリクス状に交差せしめ、その各交差点にそれぞれ接続
された複数のキースイッチと、上記複数のキー人力信号
線路にそれぞれ出力端子が接続され、一方の入力端子に
それぞれ複数の第1のキー識別信号入力端子が接続され
た複数の第1のORゲートと、上記複数の第1のORゲ
ートの他方の入力端子に出力端子が接続され、リセット
端子及びセット端子にそれぞれ複数の第2のキー識別信
号入力端子が接続された第1のRSフリップフロップと
、上記複数のキー出力信号線路にそれぞれ入力端予力接
続され、出力端子に第1のキー識別信号出力端子が接続
された第2のORゲートと、上記複数のキー出力信号線
路にそれぞれ一方の入力端子が接続され、他方の入力端
子にそれぞれ複数の第3のキー識別信号入力端子が接続
された複数のANDゲートと、上記複数のANDゲート
のそれぞれの出力端子がそれぞれ入力端子に接続され、
出力端子が第2のキー識別信号出力端子に接続された第
3のORゲートとを備え、上記第1のRSフリップフロ
ップによる複数の第1のORゲートへの一斉出力によっ
て上記第3のORゲートに出力が発生したことによりキ
ースイッチのいずれかが導通状態であることを検出し、
第1゜第2のキー識別信号入力端子を順次駆動して導通
状態にあるキー−スイッチを識別するように構成し、複
数の第1のORゲートの一方の入力端子に複数の第1の
キー識別信号入力端子がそれぞれ接続される接続線路の
1部もしくは全部に第2のRSフリップフロップを設け
、該第2のRSフリップフロップの出力端子を上記第1
のORゲートの一方の入力端子に接続すると共にそのセ
ット端子を上記第1のキー識別信号入力端子に接続し、
かつ上記第2のRSフリップフロップのリセット端子を
第4のキー識別信号入力端子に接続したことを特徴とす
るキー識別回路。
A plurality of key human power signal lines and a plurality of key output signal lines intersect in a matrix, a plurality of key switches are respectively connected to each intersection, and an output terminal is connected to each of the plurality of key human power signal lines; a plurality of first OR gates each having a plurality of first key identification signal input terminals connected to its input terminal, an output terminal being connected to the other input terminal of the plurality of first OR gates, and a reset terminal; and a first RS flip-flop whose set terminal is connected to a plurality of second key identification signal input terminals, whose input end is pre-connected to the plurality of key output signal lines, and whose output terminal is connected to a first key identification signal input terminal. One input terminal is connected to each of the second OR gate to which the identification signal output terminal is connected and the plurality of key output signal lines, and each of the plurality of third key identification signal input terminals is connected to the other input terminal. the plurality of AND gates and the output terminals of the plurality of AND gates are respectively connected to the input terminals,
a third OR gate whose output terminal is connected to the second key identification signal output terminal, and the third OR gate is controlled by simultaneous output from the first RS flip-flop to the plurality of first OR gates. Detects that one of the key switches is in a conductive state by generating an output,
The first and second key identification signal input terminals are sequentially driven to identify a key-switch that is in a conductive state, and the plurality of first keys are connected to one input terminal of the plurality of first OR gates. A second RS flip-flop is provided in part or all of the connection lines to which the identification signal input terminals are respectively connected, and the output terminal of the second RS flip-flop is connected to the first RS flip-flop.
and connect the set terminal to one input terminal of the OR gate, and connect the set terminal to the first key identification signal input terminal,
A key identification circuit characterized in that the reset terminal of the second RS flip-flop is connected to a fourth key identification signal input terminal.
JP7454982U 1982-05-20 1982-05-20 key identification circuit Expired JPS5819621Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7454982U JPS5819621Y2 (en) 1982-05-20 1982-05-20 key identification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7454982U JPS5819621Y2 (en) 1982-05-20 1982-05-20 key identification circuit

Publications (2)

Publication Number Publication Date
JPS585122U JPS585122U (en) 1983-01-13
JPS5819621Y2 true JPS5819621Y2 (en) 1983-04-22

Family

ID=29870322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7454982U Expired JPS5819621Y2 (en) 1982-05-20 1982-05-20 key identification circuit

Country Status (1)

Country Link
JP (1) JPS5819621Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60177313U (en) * 1984-05-02 1985-11-25 長谷川 武夫 Special nails for foam concrete

Also Published As

Publication number Publication date
JPS585122U (en) 1983-01-13

Similar Documents

Publication Publication Date Title
JPS63263480A (en) Semiconductor integrated logic circuit
JPH0691140B2 (en) Semiconductor integrated circuit
JPS5819621Y2 (en) key identification circuit
JP2552103B2 (en) Semiconductor integrated circuit
US4636735A (en) Duration-sensitive digital signal stretcher
JP2953713B2 (en) Semiconductor integrated circuit
JPS6222874Y2 (en)
JPH09289445A (en) Synchronous counter
JPH0284817A (en) Integrated circuit
JP2508357Y2 (en) Timing generator for IC tester
KR900006412B1 (en) Test logic circuit using counter
SU451203A2 (en) Push pull binary counter
JPS5812252Y2 (en) Kino 2 Warmer warmer
JPS594336Y2 (en) digital integrator circuit
JPH04207411A (en) Selection circuit
JPH03229175A (en) Semiconductor integrated circuit
JPS5999270A (en) Testing input circuit
JPS63137339A (en) Logic array control circuit
JPS6384012A (en) Integrated circuit
JPH0682148B2 (en) Test pattern generator
JPS6124324A (en) Check circuit of digital timer
JPH02125514A (en) Clock input circuit
JPS6162231A (en) Logical operation system
JPS6298658A (en) Integrated circuit
JPS6384318A (en) Counter circuit