JPS58194420A - パルス発生器 - Google Patents
パルス発生器Info
- Publication number
- JPS58194420A JPS58194420A JP58073652A JP7365283A JPS58194420A JP S58194420 A JPS58194420 A JP S58194420A JP 58073652 A JP58073652 A JP 58073652A JP 7365283 A JP7365283 A JP 7365283A JP S58194420 A JPS58194420 A JP S58194420A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- capacitor
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は関数発生器等で使用されるパルス発生器ｔζ関
し、特にパルス幅を可変できるパルス発生器に関する。
し、特にパルス幅を可変できるパルス発生器に関する。
従来の時間幅を可変できるパル不発生器においでは、ま
ず初期設定電圧から最終設定電圧まで定電流によってコ
ンデンサを光成し、前記コンデンサの両端にランプ電圧
を発生させる。次に前記ランプ電圧な波形整形回路で波
形整形し、矩形波パルスを発生させる。前記矩形波パル
スのパルス幅は前記初期設定゛電圧、最終設定電圧、定
直流の値等を変えることにより変えることができる。
ず初期設定電圧から最終設定電圧まで定電流によってコ
ンデンサを光成し、前記コンデンサの両端にランプ電圧
を発生させる。次に前記ランプ電圧な波形整形回路で波
形整形し、矩形波パルスを発生させる。前記矩形波パル
スのパルス幅は前記初期設定゛電圧、最終設定電圧、定
直流の値等を変えることにより変えることができる。
しかしながら、前記コンデンサの両端電圧が前記最終設
定電圧に直すると、スイッチおよび放電回路な介しで放
電され、前記コンデンサの両端電圧は前記初期設定電圧
まで降下するが、この時２つの連続するパルス間に有限
な期間が存在する。
定電圧に直すると、スイッチおよび放電回路な介しで放
電され、前記コンデンサの両端電圧は前記初期設定電圧
まで降下するが、この時２つの連続するパルス間に有限
な期間が存在する。
このため前記パルスのデユーティ比は１００％にならな
い。一般に、高周波の場合、デユーティ比を５０％以上
にすることば困峻である。
い。一般に、高周波の場合、デユーティ比を５０％以上
にすることば困峻である。
本発明は、ヒ記欠点に鑑みなされｔこもので、２１固の
シュミット回路の出力な（ＪＲ回路を介して収出すこと
によりデユーティ比をは、ｆｏ）ｏ％に成し得るパルス
発生器を提供することな目的とする。
シュミット回路の出力な（ＪＲ回路を介して収出すこと
によりデユーティ比をは、ｆｏ）ｏ％に成し得るパルス
発生器を提供することな目的とする。
本発明のパルス発生器によれば、パルス幅はコンデンサ
の充電および放電時間の和によって決定される。
の充電および放電時間の和によって決定される。
また、各出力パルスの終了時には、前記コンデンサは放
電完了し、その両端電圧は初期設定電圧になっているの
で、即座に次の出力パルスを出力できる。
電完了し、その両端電圧は初期設定電圧になっているの
で、即座に次の出力パルスを出力できる。
以下、本発明の実施例を用いで説明する。
第１図は本発明のパルス発生器のブロック図である。
第１図において、入力端子１１ｔこ印加さｌｔだ人力信
号Ｖｉはシュミット回路１３の入力端子ｌに供給される
。シュミット回路１３の入力端子２はシュミット回路１
５の出力端子に接続されでいる。
号Ｖｉはシュミット回路１３の入力端子ｌに供給される
。シュミット回路１３の入力端子２はシュミット回路１
５の出力端子に接続されでいる。
シュミット回１ｌｉ８１３の出力端子はＯＲ回路１７お
よびＡＮＤ回路１９の各第１の入力端子およびダイオー
ドＤＩのアノードに接続されでいる。ダイオードＤＩの
カンードはダイオードＤ２０カソードおよびスイッチＳ
のブレーク接点に接続されでいる。スイッチＳのコンタ
クト接点はダイオードＤ２のアノード、電Ｒ啄２１．３
７１７丈Ｃの一方の端子および／ユミット回路１５の入
力端子に接続されている。コンデンサＣの他方の端子は
接地されている。スイッチＳのワイパはＩｔ流源２３を
介しで接地されている。一般に、スイッチＳは周知のＦ
ＥＴ回路等によって構成されるが、ここでは簡略化のた
めに機械的な切換えスイッチを使用している。電ｉ源２
１，２３は各々大きさＩ、２Ｉの′電流を矢印方向に流
す。シュミット回路１５の出力端子はＯｆ（回路１７の
反転入力端子およびＡＮｌ）回路１９の第２入力端子に
接続されている。
よびＡＮＤ回路１９の各第１の入力端子およびダイオー
ドＤＩのアノードに接続されでいる。ダイオードＤＩの
カンードはダイオードＤ２０カソードおよびスイッチＳ
のブレーク接点に接続されでいる。スイッチＳのコンタ
クト接点はダイオードＤ２のアノード、電Ｒ啄２１．３
７１７丈Ｃの一方の端子および／ユミット回路１５の入
力端子に接続されている。コンデンサＣの他方の端子は
接地されている。スイッチＳのワイパはＩｔ流源２３を
介しで接地されている。一般に、スイッチＳは周知のＦ
ＥＴ回路等によって構成されるが、ここでは簡略化のた
めに機械的な切換えスイッチを使用している。電ｉ源２
１，２３は各々大きさＩ、２Ｉの′電流を矢印方向に流
す。シュミット回路１５の出力端子はＯｆ（回路１７の
反転入力端子およびＡＮｌ）回路１９の第２入力端子に
接続されている。
／ユミノト回路１３．１５の出力信号は各々ＳＴＩ。
Ｓ Ｔ ２で示さｌｔでいる。出力信号ＳＴ２は破線２
５で示すようにスイッチｓ１制御する。ＯＲ回路１７の
出力ｉ号ｖｔ は論ｑ和（ｓ′ｒｔ ＋Ｓ’ｒ２）Ｋ等
りい。出力信号Ｖ【は第１図のパルス発生器の出力（Ｎ
”Ｋ相当する。ＡＮＤ回路の出力信号Ｖｒは論理 ！
（積（Ｓｌ’１ｘＳｉ’２）に等しい。シュミット回路
１３は２つの入力端子１．２＆有しでおり、一つり入力
端子を有する通常のシュミット回路としての機能と、２
つの入力端子を有する加算器としての機能とな持ってい
る。即ち、入力端子１．２の信号レベルが共に低レベル
の時、低レベル信号を出力し、内入力端子１．２の信号
レベルの合計が高レベルの２倍の時、高レベル信号を出
力する。又、入力端子１．２の信号レベルの合計が高レ
ベルの時、出力信号レベルをその以前の出力信号レベル
に保持する。たとえばシュミット回路１３の入力端子１
１２の信号レベルが共に高レベルの時、高レベルの信号
を出力し、入力端子１．２の一方が低レベル、他方が高
レベルの時、その出力信号レベルは変化せず、それ以前
の信号レベルに保持される。シュミット回路１５は入力
信号を反転した信号を出力する。２７はＤ−７リツプ会
フロツプで、そのクロック入力端子は入力端子１１と、
Ｄ入力端子はＯＲ回路１７の出力端子と接続されている
。
５で示すようにスイッチｓ１制御する。ＯＲ回路１７の
出力ｉ号ｖｔ は論ｑ和（ｓ′ｒｔ ＋Ｓ’ｒ２）Ｋ等
りい。出力信号Ｖ【は第１図のパルス発生器の出力（Ｎ
”Ｋ相当する。ＡＮＤ回路の出力信号Ｖｒは論理 ！
（積（Ｓｌ’１ｘＳｉ’２）に等しい。シュミット回路
１３は２つの入力端子１．２＆有しでおり、一つり入力
端子を有する通常のシュミット回路としての機能と、２
つの入力端子を有する加算器としての機能とな持ってい
る。即ち、入力端子１．２の信号レベルが共に低レベル
の時、低レベル信号を出力し、内入力端子１．２の信号
レベルの合計が高レベルの２倍の時、高レベル信号を出
力する。又、入力端子１．２の信号レベルの合計が高レ
ベルの時、出力信号レベルをその以前の出力信号レベル
に保持する。たとえばシュミット回路１３の入力端子１
１２の信号レベルが共に高レベルの時、高レベルの信号
を出力し、入力端子１．２の一方が低レベル、他方が高
レベルの時、その出力信号レベルは変化せず、それ以前
の信号レベルに保持される。シュミット回路１５は入力
信号を反転した信号を出力する。２７はＤ−７リツプ会
フロツプで、そのクロック入力端子は入力端子１１と、
Ｄ入力端子はＯＲ回路１７の出力端子と接続されている
。
第２図は第１図のパルス発生器の動作説明図である。
以下、第１．第２図ケ参照しで、その動作を説明する。
初期状態としで、スイッチＳは第１図に示す状態にあり
又、コンデンサＣ，／）端子電圧ｖｃおよびシュミット
回路１３の出力信号Ｓ ｌ’ １は低レベル、シュミッ
ト回路１５の出力信号ｓ ’ｒ ２は高レベルである。
又、コンデンサＣ，／）端子電圧ｖｃおよびシュミット
回路１３の出力信号Ｓ ｌ’ １は低レベル、シュミッ
ト回路１５の出力信号ｓ ’ｒ ２は高レベルである。
したかつで、０）を回路１７の出力信号Ｖｔは低レベル
であり又、ツユミツト回路１３の入力端子２は高レベル
である。この状態で入力端子１１に微分されたパルスＶ
ｉが印加されると、シュミット回路１３の出力信号ＳＴ
ｌは高レベルとなる。
であり又、ツユミツト回路１３の入力端子２は高レベル
である。この状態で入力端子１１に微分されたパルスＶ
ｉが印加されると、シュミット回路１３の出力信号ＳＴ
ｌは高レベルとなる。
これによってダイオードＤ２は逆バイアスされオフとな
る。したがって、シュミット回路１３の出力端子からダ
イオードＤＩを介して電流源２３へ電流２Ｉが流れる。
る。したがって、シュミット回路１３の出力端子からダ
イオードＤＩを介して電流源２３へ電流２Ｉが流れる。
同時にコンデ／すＣは電流源２１からの直流■によって
光透され、その端子電圧ｖｃはＩ ／ Ｃｏ （ｃｏは
コンデ／＋ｊＣの容＃直）の＃ｉ廁で上昇する。端子電
圧Ｖｃがツユミツト回路１５の上＠ ＠ ｔ＋ｆｉ電圧
ｖｓＫ！すると、シュミット回路１５の出力信号ｓ ′
ｒ ２は低レベルになる。同時に、出力信号ＳＴＩも低
レベルになる。又、出力信号ＳＴＩが低レベルになるこ
とによって、スイッチＳは切換わり、電流源２３はシュ
ミット回路１５の入力端子側に接続される。これによっ
て、電流２３へは電流源２１およびコンデ／すＣから各
々′直流Ｉが流れる。したがってコンデンサＣの端子電
圧ｖｃは傾斜ｌ／Ｃｏで下降する。端子電圧ｖｃがシュ
ミット回路１５の下側閾値電圧（たとえば低レベル）に
連するとシュミット回路１５の出力信号ＳＴ２は高レベ
ルになり、スイッチＳは図１に示す状態に戻り、前記初
期状態に戻る。その結果、ＯＲ回路１７の出力端子には
、コンデンサＣの充放電期間に相当する時間＃Ａｔａの
出力信号Ｖｔが得られる。又、ＡＮＤ回路１９の出力信
号ｖｒは、コンデンｖＣが充電されている期間高レベル
となる。シュミット回路１５は理想的な部品でないため
、有限の入力インピーダンスな有している。
光透され、その端子電圧ｖｃはＩ ／ Ｃｏ （ｃｏは
コンデ／＋ｊＣの容＃直）の＃ｉ廁で上昇する。端子電
圧Ｖｃがツユミツト回路１５の上＠ ＠ ｔ＋ｆｉ電圧
ｖｓＫ！すると、シュミット回路１５の出力信号ｓ ′
ｒ ２は低レベルになる。同時に、出力信号ＳＴＩも低
レベルになる。又、出力信号ＳＴＩが低レベルになるこ
とによって、スイッチＳは切換わり、電流源２３はシュ
ミット回路１５の入力端子側に接続される。これによっ
て、電流２３へは電流源２１およびコンデ／すＣから各
々′直流Ｉが流れる。したがってコンデンサＣの端子電
圧ｖｃは傾斜ｌ／Ｃｏで下降する。端子電圧ｖｃがシュ
ミット回路１５の下側閾値電圧（たとえば低レベル）に
連するとシュミット回路１５の出力信号ＳＴ２は高レベ
ルになり、スイッチＳは図１に示す状態に戻り、前記初
期状態に戻る。その結果、ＯＲ回路１７の出力端子には
、コンデンサＣの充放電期間に相当する時間＃Ａｔａの
出力信号Ｖｔが得られる。又、ＡＮＤ回路１９の出力信
号ｖｒは、コンデンｖＣが充電されている期間高レベル
となる。シュミット回路１５は理想的な部品でないため
、有限の入力インピーダンスな有している。
したがってコンデンサＣからシュミット回路１５へ漏れ
電流が流れ、誤差が生じる。しかしながら、前記漏れ電
流はコンデンサＣの充電時だけでな（放電時にも流れる
ので、誤差はほとんど生じない。
電流が流れ、誤差が生じる。しかしながら、前記漏れ電
流はコンデンサＣの充電時だけでな（放電時にも流れる
ので、誤差はほとんど生じない。
また、出力信号Ｖｉが出力された後、初期状態に戻るの
で、再び人力信号Ｖｉ ｋ印加すれば、ただちに新たな
出力信号Ｖｔを得ることができる。
で、再び人力信号Ｖｉ ｋ印加すれば、ただちに新たな
出力信号Ｖｔを得ることができる。
出力信号Ｖ【の時間幅ｔ（１はｔ流源２１．２３の電流
またはコンデンｖＣの容緻値ｃｏを変えることにより種
々に設定できる。さらに、入力端子１１とＯＲ回路１７
の出力端子との間にＤ−フリップ・フロップ２７が設け
られでいる。したがって、出力信号Ｖｔが高レベルの期
間中に入力端子１１に新たなパルスが印加されると、Ｄ
−７リツプ・フロップ２７の出力端子Ｑには高レベルの
出力信号ｖｅが現われる。これによって、入力端子１１
に新たなパルス（ノイズの場合も含まれる）が印加され
たかどうかを確認できる。
またはコンデンｖＣの容緻値ｃｏを変えることにより種
々に設定できる。さらに、入力端子１１とＯＲ回路１７
の出力端子との間にＤ−フリップ・フロップ２７が設け
られでいる。したがって、出力信号Ｖｔが高レベルの期
間中に入力端子１１に新たなパルスが印加されると、Ｄ
−７リツプ・フロップ２７の出力端子Ｑには高レベルの
出力信号ｖｅが現われる。これによって、入力端子１１
に新たなパルス（ノイズの場合も含まれる）が印加され
たかどうかを確認できる。
第３図は第１図のパルス発生器に時間幅の長い入力信号
ｖ１を印加した場合の動作説明図である。
ｖ１を印加した場合の動作説明図である。
豐
以下、第１図と＠３図を参照して説明する。入力信号Ｖ
ｉが印加されると、第２図に関しで説明したように、シ
ュミット回路１３の出力信号Ｓ Ｔ ｌ。
ｉが印加されると、第２図に関しで説明したように、シ
ュミット回路１３の出力信号Ｓ Ｔ ｌ。
ＯＲ回路１７の出力信号ＶｔおよびＡＮＤ回路１９の出
力信号Ｖ「は高レベルとなる。同時にコンデンサＣは充
電され始める。コンデン？Ｃの端子電圧ｖｃがシュミッ
ト回路１５の上側＠直電圧ＶｓＫすると、シュミット回
路１５の出力信号ＳＴ２およびＡＮＤ回路１９の出力信
号ｖｒは低レベルとなる。入力信号Ｖｉは高レベルに保
持されでいるので、シュミット回路１３の入力端子１は
高レベル、入力端子２は低レベルとなる。したがって、
その出力信号ＳＴｌの状態は変化せず、高レベルに保持
される。また、同時にスイッチＳは切換わるので、コン
デンサＣは放電開始し、その端子電圧ｖｃはＩ／ｃｏの
傾斜で降下する。端子電圧ＶＣがシュミット回路１５の
下側閾値電圧に すると、出力信号ＳＴ２、ｖｒは高レ
ベルになり再び前記動作なくり返す。
力信号Ｖ「は高レベルとなる。同時にコンデンサＣは充
電され始める。コンデン？Ｃの端子電圧ｖｃがシュミッ
ト回路１５の上側＠直電圧ＶｓＫすると、シュミット回
路１５の出力信号ＳＴ２およびＡＮＤ回路１９の出力信
号ｖｒは低レベルとなる。入力信号Ｖｉは高レベルに保
持されでいるので、シュミット回路１３の入力端子１は
高レベル、入力端子２は低レベルとなる。したがって、
その出力信号ＳＴｌの状態は変化せず、高レベルに保持
される。また、同時にスイッチＳは切換わるので、コン
デンサＣは放電開始し、その端子電圧ｖｃはＩ／ｃｏの
傾斜で降下する。端子電圧ＶＣがシュミット回路１５の
下側閾値電圧に すると、出力信号ＳＴ２、ｖｒは高レ
ベルになり再び前記動作なくり返す。
コンデンサＣの充電期間中に入力信号Ｖｉが低レベルに
なると、次の初期状態になるまで前記動作を行ない、初
期状態になった時その動作は停止する。その結果出力信
号Ｖｔの時間幅はコンデンサＣの充放電サイクルの整数
倍となる。また、コンデンサＣへの充放電Ｓｔ流は等し
いので、出力信号Ｖ「はデユーティ比５０％のくり返し
波形となるっ出力信号ｖｒのデユーティ比および周期は
、コンデンサＣの容ｌ１ｌｌ値ｃｏまたは充放ａｔ流呟
を変えることにより容易に設定変更できるのでＰＬＬ（
Ｐｈａｓｅ −Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路等に利
用できる。
なると、次の初期状態になるまで前記動作を行ない、初
期状態になった時その動作は停止する。その結果出力信
号Ｖｔの時間幅はコンデンサＣの充放電サイクルの整数
倍となる。また、コンデンサＣへの充放電Ｓｔ流は等し
いので、出力信号Ｖ「はデユーティ比５０％のくり返し
波形となるっ出力信号ｖｒのデユーティ比および周期は
、コンデンサＣの容ｌ１ｌｌ値ｃｏまたは充放ａｔ流呟
を変えることにより容易に設定変更できるのでＰＬＬ（
Ｐｈａｓｅ −Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路等に利
用できる。
第４図は本発明のパルス発生器の第２の実施例を表わす
ブロック図である。
ブロック図である。
ｔａ４図においで、１０１は第１図に示したパルス発生
器である。１０３は予定数置計数機能な有するカウンタ
である。カウンタ１０３は針数直が予定数に達するまで
計数動作を実行し、計数動作実行期間中高レベル信号を
出力する。計数動作が終了すると低レベル信号を出力す
る。カウンタ１０３の出力信号はＯＲ回路１０５を介し
てパルス発生器１０１の入力端子に供給される。
器である。１０３は予定数置計数機能な有するカウンタ
である。カウンタ１０３は針数直が予定数に達するまで
計数動作を実行し、計数動作実行期間中高レベル信号を
出力する。計数動作が終了すると低レベル信号を出力す
る。カウンタ１０３の出力信号はＯＲ回路１０５を介し
てパルス発生器１０１の入力端子に供給される。
今、入力端子１０７に短い開始パルスが印加されると、
第２図に示す如くパルス発生回路内でコンデンサＣの充
放電サイクルが開始する。同時ｅこ、カウンタ１０３は
出力信号ｖｒの計数動作を開始し、高レベル信号を出力
する。カウンタ１０３はその予定数と前記計数直が一致
した時低レベル信号を出力する。パルス発生器１０１０
入力端子は低レベルとなるので、コンデンサＣの充放電
サイクルは終了し初期状ｍＫ戻る。したがって、カウン
タ１０３の予定数に比例する時間幅の出力信号Ｖｌが得
られる。
第２図に示す如くパルス発生回路内でコンデンサＣの充
放電サイクルが開始する。同時ｅこ、カウンタ１０３は
出力信号ｖｒの計数動作を開始し、高レベル信号を出力
する。カウンタ１０３はその予定数と前記計数直が一致
した時低レベル信号を出力する。パルス発生器１０１０
入力端子は低レベルとなるので、コンデンサＣの充放電
サイクルは終了し初期状ｍＫ戻る。したがって、カウン
タ１０３の予定数に比例する時間幅の出力信号Ｖｌが得
られる。
第１図は本発明のパルス発生器の第１実施例を表わすブ
ロック図。 第２図、第３図は第１図のパルス発生器の動作説明図。 第４図は本発明のパルス発生器の第２実施例を表わすブ
ロック図。 １３．１５ ：シュミット回路 １７．１０５ ：ＯＲ回路 １９：ＡＮＤ回路 ２１．２３：［流源 ２７：Ｄ−フリップ・フロップ １０１ ：パルス発生器 １０３：カウンタ 出願人 横河叱ニーＶノド・バノカード株式会社代理人
弁理士 長 谷 川 次 男１ ＦＩＧ、Ｉ ＦＩＧ、２ ＦＩＧ、４ ＦＩＧ、３
ロック図。 第２図、第３図は第１図のパルス発生器の動作説明図。 第４図は本発明のパルス発生器の第２実施例を表わすブ
ロック図。 １３．１５ ：シュミット回路 １７．１０５ ：ＯＲ回路 １９：ＡＮＤ回路 ２１．２３：［流源 ２７：Ｄ−フリップ・フロップ １０１ ：パルス発生器 １０３：カウンタ 出願人 横河叱ニーＶノド・バノカード株式会社代理人
弁理士 長 谷 川 次 男１ ＦＩＧ、Ｉ ＦＩＧ、２ ＦＩＧ、４ ＦＩＧ、３
Claims (1)
- 第１入力端子と入力信号が入力される第２入力端子とを
有する第１シュミット回路と、前記第１シュミット回路
の出力部に接続された第１電流源およびコンデンサと、
スイッチを介して前記コンデンサおよび前記第１シュミ
ット回路の出力部に接続される＃！２電流源と、入力端
子および出力部が各々前記第１シユミツト回路の出力部
、第２入力端子に接続された第２シュミット回路と、非
反転入力端子および反転入力端子が各々前記第１゜第２
シュミット回路の出力部に接続されたＯＲ回路とから成
り、前記第２シュミット回路は前記コンデンサの電圧を
検出し前記スイッチを制御することを特徴とするパルス
発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823217376 DE3217376C2 (de) | 1982-05-08 | 1982-05-08 | Impulsgenerator |
| DE32173768 | 1982-05-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58194420A true JPS58194420A (ja) | 1983-11-12 |
| JPH0456487B2 JPH0456487B2 (ja) | 1992-09-08 |
Family
ID=6163103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073652A Granted JPS58194420A (ja) | 1982-05-08 | 1983-04-26 | パルス発生器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS58194420A (ja) |
| DE (1) | DE3217376C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0710087U (ja) * | 1993-07-13 | 1995-02-10 | 加西コンクリート株式会社 | 水路用部材 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19601569A1 (de) * | 1996-01-17 | 1997-07-24 | Siemens Ag | Schaltungsanordnung zur Signalverzögerung |
| DE102010002598A1 (de) * | 2010-03-04 | 2011-09-08 | Acino Ag | Aktivierbares Arzneimittelabgabesystem |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1921035B2 (de) * | 1969-04-25 | 1971-09-30 | Monolithisch integrierbarer rc impulsoszillator | |
| US3924202A (en) * | 1974-08-21 | 1975-12-02 | Rca Corp | Electronic oscillator |
| US4047057A (en) * | 1976-08-23 | 1977-09-06 | Rca Corporation | Monostable switching circuit |
| DE2712369C2 (de) * | 1977-03-22 | 1981-09-24 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Oszillator zur Erzeugung von Rechteckimpulsen |
| DE2912492A1 (de) * | 1979-03-29 | 1980-10-09 | Siemens Ag | Monolithisch integrierbarer rechteckimpulsgenerator |
-
1982
- 1982-05-08 DE DE19823217376 patent/DE3217376C2/de not_active Expired
-
1983
- 1983-04-26 JP JP58073652A patent/JPS58194420A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0710087U (ja) * | 1993-07-13 | 1995-02-10 | 加西コンクリート株式会社 | 水路用部材 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3217376C2 (de) | 1984-03-01 |
| DE3217376A1 (de) | 1983-11-24 |
| JPH0456487B2 (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3156875A (en) | Constant amplitude, variable frequency sawtooth generator | |
| US4455587A (en) | Electronic control circuit for the formation of a monostable switching behavior in a bistable relay | |
| JPS58194420A (ja) | パルス発生器 | |
| JP2998650B2 (ja) | 分周器用ｄｃ選別回路 | |
| US5384554A (en) | Voltage controlled oscillator circuit employing integrated circuit component ratios | |
| JP4005436B2 (ja) | パルス信号発生回路 | |
| US3818367A (en) | Adjustable slow and delayed pulse oscillator | |
| US2755385A (en) | Pulsing oscillator | |
| US11669125B1 (en) | Clock generation circuit | |
| JPH04227315A (ja) | 非同期遅延回路および入力信号遅延方法 | |
| US3755694A (en) | Monostable/astable multivibrator | |
| US4604536A (en) | Timing circuits | |
| JP2505621B2 (ja) | 周期／電圧変換回路 | |
| JP3281811B2 (ja) | パルス伸張回路 | |
| JP3673037B2 (ja) | 波形整形回路 | |
| JPH0740666B2 (ja) | Ｐｌｌ回路 | |
| JP2556038B2 (ja) | 混成集積回路 | |
| SU1338047A1 (ru) | Устройство дл установки логических элементов в исходное состо ние | |
| JPS5829635Y2 (ja) | 同期発振回路 | |
| KR920003035Y1 (ko) | 배수출력을 가지는 입력 신장 출력회로 | |
| JPH08204516A (ja) | Ｃｒ発振回路 | |
| SU1119177A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| KR0137962Y1 (ko) | 주파수 가변용 발진회로 | |
| KR960008160Y1 (ko) | 펄스폭 가변 발진회로 | |
| JPS6220412A (ja) | 電圧制御発振器 |