JPS58191506A - 発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、発振周波数を変化させることの出来る発振回
路に関するもので、特に集積回路化に適し、安定Ｋかつ
広範囲に発振周波数を変化させることの出来る発振回路
を提供せんとするものである。

ＰＬＬ（フェーズロックドループ）回路等においては、
安定でかつ発振周波数を広範囲に変化し得る発振回路が
必要である。しかして従来においては、発振回路を構成
する発振素子に並列又は直列に可変容量素子（例えばパ
リキャップ）を接続し、前記可変容量素子に制御信号を
印加することにより発振周波数を変化させてい良。

しかしながら、発振回路を含むＰＬＬ回路を集積回路化
せんとする場合は、発振素子とともにパリキャップ等の
可変容量素子を集積回路に外付けしなければならず、ビ
ン数の増加やコストの増加を招くという欠点を有してい
え。

本発明は、上述の点に鑑み成されたもので、以下実施例
に基き図面を参照しながら説明する。第１図は本発明の
一実施例を示すもので、（１）は差動接続された第１及
び第２トランジスタ（！）及び（３）と、該第１及び第
２トランジスタ（り及び（３）の共通エミッタに接続さ
れた定電流源（４）と、前記第１及び第２トランジスタ
（り及び（３）のコレクタに接続され九ダイオード＋１
１とＰＮＰ型の第３トランジスタ（６）とから成る電流
ミラー回路（ヱ）と、前記＠１トランジスタ（２）のベ
ースと前記第２トランジスタ（３）のコレクタとの１ｌ
ＩＩＫ接続され九コンデンサ（８）とを含む正帰環増幅
部、（９１Ｖｉ前記第２トランジスタ（３）のコレクタ
とアースとの間に接続され九水晶振動子等の発振素子、
西は差動接続された第４及び第５トランジスタ（ｌり及
びＱ鴫と、該第４及び第５トランジスタＣ１１）及びＱ
日の共通エミッタに接続された電流源（ｌ：１と、前記
第４トランジスタ（１１）のコレクタ・ベース間に接続
された集積回路化が可能な小容量コンデンサ（１４と、
前記Ｉ８４及び・第５トランジスタ（１１）及び轢ノペ
ース・ベース間に接続された抵抗（＋＠と、前記第４及
び第５トランジスタ（川及び（１′４のコレクタに接続
されたダイオードＨとＰＮＰ型の＠６トランジスタＱ７
）とから成る電流ミラー回路四とを含む可変容量部であ
る。しかして、前記可変容量部−の第４トランジスタ（
１１）のコレクタは、前記発振素子（９）の一端に接続
されており、出力端子−はコンデンサーを介して同じく
前記発振素子＋９１の一端に接続されている。

正帰還増幅部（刀は、従来良く知られているもので６す
、第２　トランジスタｔｅｌのコレクタに得られる信号
を、コンデンサ１８）　Ｋより！１）ランジスタ（２）
のペースに正帰還する構成と成っている。そして、前記
第２トランジスタ（３）のコレクタに周ａ＆特性を有す
る発振素子（３）を接続することにより、前記コンデン
サ（８）Ｋよる正帰還は特定の周波数のみとなり、出力
端子−に前記特定の周波数を有する発振出力が得られる
。発振素子＋１）ｔｌｊ、ｇｇ２図に示す如き等価回路
で表わすことが出来る。そして、第３図に示す如く、前
記発振素子（９）Ｋ可変容量素子＠υを並列接続すると
、前記可変容量素子＠荀の値に応じて、全体のインピー
ダンスが第４図に示す如く変化する。第４図において、
周波数ｆ１け、可変容量素子＠幻の量がＣＩの時の並列
共振周波数、周波数ｆ２は可変容量素子体幻の値がｃｉ
よりも大きなＣ２の時の並列共振周波数、周波数１３は
可変容量素子ヶ幻の値がＣ３よりも大きなＣ３の時の並
列共振周波数である。第４図から明らかな如く、発振素
子に並列接続される可変容量の値を変化させれば、並列
共振同波数が変化するので、前記可変容量の値を連続的
ＶＣ変化させると、前記並列共振周波数も連続的に変化
させることが出来る。

さて、発振素子（９）の一端に接続される町変容量部吟
は、以下に詳述する如く、可変蓄量と考えることが出来
る。すなわち、可変容量部（！！Ｉの第４トランジスタ
（ｌりのコレクタ電圧をｅ・、入力電流をｉｌ、コンデ
ンサＣ１４＞Ｉｃ流れる電流をｉｓとすれば、前記電圧
ｅ・に対し位相が９０度ずれた電流１３がコンデンサｒ
Ｊ→及び抵抗（１５）を流れることになる。

その時、第４トランジスタ（１りのベースｌｉ圧ｅｌＨ
１ｅｌ＝Ｒ＊蚤ｘ　　　　　　　　　　　・・−−−−
（１）（ただし、Ｒは抵抗（１５）の抵抗値）となり、
前記コンデンサ（１４）に流れる１２は、（ただし、Ｃ
はコンデンサ（１４ｉの容量、Ｗは角周波数） となる。また、入力電流ｉｌは、 ｉ　Ｌ−＠　ｌ　ｅ　ｇ　ｍ　＋　１２　　　　　　”
”−’（３）（ただし、ｇｍは相互コンダクタンス）と
なり、前記第４トランジスタ（１りのコレクタ電流ｉｓ
（＝ｅｘｓｇｍ）がコンデンサＨに流れる１寞よりも十
分大の場合は、 ｉｌ鴇ｅ１・冨ｍ　　　　　　　　・・・・・・（４）
となる、尚、前記第４トランジスタ（１りのコレクタ電
流の位相は、コンデンサーに流れる電流ｉ３のそれと等
しい。従って、第＋Ｌｉｓ　１２）及び（４）式から、
入力電流ｉｌは、 となり、これは、第４トランジスタ（１１）のコレクタ
から見た場合、抵抗値が１／１ｍの抵抗と、容量値がＲ
ｓｇｍ＠ｃのコンデンサとから成る直列回路と見做すこ
とが出来る。また、ｇｍが大でるるとすれば、１／　　
け小となり、結局、第１図のｇｍ 可変容量部替は、容量値がＲｅ　ｇｍ　−ｃのコンデン
サであると見做し得る。

また、相互コンダクタンスｇｍＶｉ、次式の如く示され
る。

従って、第６１式から、可変容量部四の容量値Ｃ冨は、 〆 ｃｘｍＲｓ　ｇｍ　　会　ｃ＝百　Ｒ＠Ｃ＠　　ト＝　
…（））とｒｌ　＃）、前記ＣＩＦは、電流源ＨＥ流れ
るｌに比例して変化することＫなる。

〕主波、制御信号により電流源（１ｍに流れる電流を変
化させ、該電流の変化に比例し九容量を得、該容量を発
振素子（９）に並列接続することにより並列共振Ｗ４波
数を変化させれば、該並列共振周波数に等しい周波数の
発振出力を得ることが出来る。

尚、Ｉｖ変容量部吟の抵抗９５１を、トランジスタの接
合抵抗を利用して作直すれば、第（６）弐における土の
項が無くなり、温度的に極めて安定な可変Ｔ 容量部西を得ることが出来る。１！５ＦＩＡ＃ｆ、）ラ
ンジスクの接合抵抗を利用する回路の一例を示すもので
ある。

また、本発明に係る発振回路をＰＬＬ回路の電圧（電流
）制御発振器として利用する場合は、電流＃Ｔｌ：ｌを
ＰＬＬ回路の直流増幅回路（図示せず）の出力によって
制御すればよい。

以と述べた如く、本発明に係る発振回路は、正帰環増幅
部と可変容量部とを単一の集積回路内に形成出来、前記
集積回路から延設した単一の接続ピンに発振素子を接続
するだけで発振回路が構成忠孝るので、極めて集積回路
化し易いものである。

う鄭 、−、メた、ルーズ内にＣ１回路を挿入した従来の位相
制御型集積回路化発振回路に比べ、十分大なる同波数変
化範囲を得ることが出来、かつパリキャップの如く、信
号電圧によ抄容量値が変化するという欠点も生じないの
で、本発明に係る発振回路は、安定Ｋかつ広ｌｌｌ１囲
ｃｓｇ数を変化させることが出来るという特徴を有する
。

吏に、本発明に係る発振回路は、パリキャップ等に比べ
、温度特性が良好であり、峙に可変容量部の抵抗１１ｉ
１をトランジスタの接合抵抗で形成すれば、温度に対し
て極めて安定な発振回路を提供出来る。

【図面の簡単な説明】

＠１図は、本発明に係る発振回路の一実施例を示す回路
図、第２図は、発振素子の等価回路を示す回路図、＠Ｓ
図は＠２図の回路に可変容量素子を接続し九場合の回路
図、第４図は、第３図の回路のｔ、！ｉ　Ｒｉｋ対イン
ピーダンス特性を示す特性図、及び９８５図は第１図の
抵抗（１４の別の例を示す回路図である。 主な図番の説明 ｉｌ＋・・・正帰１増幅部、（９）・・・発振素子、坤
・・・町変容第１図 第２図　　　　第８図　　　　　　　　　　　　第４図
第５図

Claims (1)

【特許請求の範囲】
1. （１）正帰環増幅部と、発振素子と、可変容量部とから
   成る発振回路であって、前記可変容量部は、一対の差動
   接続され九トランジスタと、該一対のトランジスタの共
   通エミッタに接続され丸亀流源と、−力のトランジスタ
   のコレクタ・ペース間に接続されたコンデンサと、一対
   のトランジスタのペース・ペース間に接続された抵抗手
   段とを備え、前記電流源の電流を変化させることくより
   前記可変容量素子の容量を変化させ、それによって発振
   周波数を変化させる様にしたことを特徴とする発振回路
   。