JPS58189804A - 磁気抵抗効果素子を用いたヘツドのバイアス方式 - Google Patents
磁気抵抗効果素子を用いたヘツドのバイアス方式Info
- Publication number
- JPS58189804A JPS58189804A JP7287282A JP7287282A JPS58189804A JP S58189804 A JPS58189804 A JP S58189804A JP 7287282 A JP7287282 A JP 7287282A JP 7287282 A JP7287282 A JP 7287282A JP S58189804 A JPS58189804 A JP S58189804A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- point
- head
- increase
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/03—Biasing
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、磁気記録媒体に記録された情報を検出するた
めに、磁気抵抗効果素子（以下ＭＲと呼ぶ）を用いたヘ
ッドを使用した場合のＭＲのバイアス電流及び初段信号
増幅器（以下プリアンプと呼ぶ）の入力バイアス電圧の
バイアス方式に関するものである。
めに、磁気抵抗効果素子（以下ＭＲと呼ぶ）を用いたヘ
ッドを使用した場合のＭＲのバイアス電流及び初段信号
増幅器（以下プリアンプと呼ぶ）の入力バイアス電圧の
バイアス方式に関するものである。
（２）技術の背景
近年のＩＣ，ＬＳＩ等の半導体技術の進歩はエレクトロ
ニクスのあらゆる分野において装置の小型化・高信頼化
をもたらした。そして小型化が至上目標となるや、小型
化が可能な素子はその小型化の究極を求めて進歩し、一
方小型化に不適な素子例えば、コイルやコンデンサ等は
極力使用を回避するかあるいは使用数を少く抑えようと
する方向に向う。
ニクスのあらゆる分野において装置の小型化・高信頼化
をもたらした。そして小型化が至上目標となるや、小型
化が可能な素子はその小型化の究極を求めて進歩し、一
方小型化に不適な素子例えば、コイルやコンデンサ等は
極力使用を回避するかあるいは使用数を少く抑えようと
する方向に向う。
本発明も、成る程度の容量が必要なため、抵抗器やアク
ティブ素子のようにＩＣ化ができないで、外付けとなっ
ているコンデンサの使用個数をで糎るだけ減少させよう
とする技術の進歩の流れの中に位置付けられるものであ
る。
ティブ素子のようにＩＣ化ができないで、外付けとなっ
ているコンデンサの使用個数をで糎るだけ減少させよう
とする技術の進歩の流れの中に位置付けられるものであ
る。
（３）従来技術と問題点 ′
第１図は、ＭＲヘッド及びその付属回路の従来の構成の
例である。１は磁気抵抗特性が互いに逆である２個のＭ
ＨＩ’及び１１′を内蔵するＭＲヘッドである。２は前
記２個のＭＲのそれぞれにバイアス直流電流を流すため
の電流源である。５及び４はＭＲヘッド１によって磁気
記録媒体から読み出された電気信号外を通過させ一方直
流分を遮断するためのコンデンサである。５．６はプリ
アンプの入力側のバイアス電圧を設定するのに必要な抵
抗器である０７は差動増幅型のプリアンプである。
例である。１は磁気抵抗特性が互いに逆である２個のＭ
ＨＩ’及び１１′を内蔵するＭＲヘッドである。２は前
記２個のＭＲのそれぞれにバイアス直流電流を流すため
の電流源である。５及び４はＭＲヘッド１によって磁気
記録媒体から読み出された電気信号外を通過させ一方直
流分を遮断するためのコンデンサである。５．６はプリ
アンプの入力側のバイアス電圧を設定するのに必要な抵
抗器である０７は差動増幅型のプリアンプである。
８はプリアンプの動作に必要な電源の入力端子である。
ＭＲヘッド１は２個のＭＲを有しているのであるが、こ
の２個の特性の関係は、理想的には外部磁界の変化に対
する抵抗値の変化のみが丁度逆になっているだけで、他
の特性、例えば同じ値の電圧を加えたならば同じ値の電
流が流れるかあるいは同じ値の電流を通過させるとその
電圧降下値が同一であるという如く一致していることが
望ましい。
の２個の特性の関係は、理想的には外部磁界の変化に対
する抵抗値の変化のみが丁度逆になっているだけで、他
の特性、例えば同じ値の電圧を加えたならば同じ値の電
流が流れるかあるいは同じ値の電流を通過させるとその
電圧降下値が同一であるという如く一致していることが
望ましい。
しかし、実際にはそのように特性の揃ったものどうしの
組み合せを得ること桂困難である。従って、外部磁界の
変化に対する抵抗値変化の特性を揃えると他方それぞれ
の直流動作点はどうしても異ってくる。すなわち、第１
図の１点とｂ点の直流レベルが異なるという結果になる
。
組み合せを得ること桂困難である。従って、外部磁界の
変化に対する抵抗値変化の特性を揃えると他方それぞれ
の直流動作点はどうしても異ってくる。すなわち、第１
図の１点とｂ点の直流レベルが異なるという結果になる
。
一方、プリアンプ７Ｌ直流結合型差動増幅器であるから
、プリアンプ７の二つの入力点の直流レベルの差があれ
ばこの差をも増幅して出力することになる。従って、こ
の直流レベル差が大きくなつ九９、おるいは差そのもの
は小さくと本その直流レベル自体が不適当なレベルであ
るとプリアンプ７は飽和を起すなどして正常な動作をし
なくなる。
、プリアンプ７の二つの入力点の直流レベルの差があれ
ばこの差をも増幅して出力することになる。従って、こ
の直流レベル差が大きくなつ九９、おるいは差そのもの
は小さくと本その直流レベル自体が不適当なレベルであ
るとプリアンプ７は飽和を起すなどして正常な動作をし
なくなる。
そして、磁気記録媒体からＭＲヘッドによって読み出さ
れる信号は直流成分は殆んどなくもつと周波数の高い交
流成分がらなっている。従って直流分を通過させない回
路を通過させても不都合は全くない。
れる信号は直流成分は殆んどなくもつと周波数の高い交
流成分がらなっている。従って直流分を通過させない回
路を通過させても不都合は全くない。
そこで、ＭＲの特性ばらっ自による不適当な直流レベル
や直流レベルの差等直流分の影響が一切プリアンプに到
達しないように、コンデンサＳ及び４を挿入しているの
である。
や直流レベルの差等直流分の影響が一切プリアンプに到
達しないように、コンデンサＳ及び４を挿入しているの
である。
そして、プリアンプ７の動作に必要な入力側バイアスは
抵抗器５及び６によって別個に設定しているのである。
抵抗器５及び６によって別個に設定しているのである。
ところが、ＭＲヘッドで読み出された信号成分を充分に
通過させるためには、コンデン？３及び４は威名程度の
容量の大金さが必要テする。このため、抵抗体やアクテ
ィブ素子等と一緒にＩＣ化することができず、コンデン
サは別個に外付叶にせざるを得ないという欠点があった
。
通過させるためには、コンデン？３及び４は威名程度の
容量の大金さが必要テする。このため、抵抗体やアクテ
ィブ素子等と一緒にＩＣ化することができず、コンデン
サは別個に外付叶にせざるを得ないという欠点があった
。
（４）発明の目的
本発明は上記従来の欠点に鑑み、必要なコンデンサの数
を減少させるとともに１雑音発生の原因となりにくい位
置に移動させ、もって小型化の実を挙げ信号対雑音比の
改善を図らんとするものである。
を減少させるとともに１雑音発生の原因となりにくい位
置に移動させ、もって小型化の実を挙げ信号対雑音比の
改善を図らんとするものである。
（５）発明の構成
そして、この目的は本発明によれば磁気抵抗効果素子の
出力端子と初段信号増幅器の入力回路とを直流結合とし
、該初段信号増幅器の出力オフセット電圧を前記磁気抵
抗効果素子のバイアス電流回路へ帰還することにより、
該初段信号増幅器の入力バイアス電圧を最適にすること
を特徴とする磁気抵抗効果素子を用いたヘッドのバイア
ス方式を提供することによって達成される。
出力端子と初段信号増幅器の入力回路とを直流結合とし
、該初段信号増幅器の出力オフセット電圧を前記磁気抵
抗効果素子のバイアス電流回路へ帰還することにより、
該初段信号増幅器の入力バイアス電圧を最適にすること
を特徴とする磁気抵抗効果素子を用いたヘッドのバイア
ス方式を提供することによって達成される。
（６）発明の実施例
以下本発明の実施例を図面によって説明する。第２図は
本発明の実施例を示す図である。
本発明の実施例を示す図である。
図中、番号１．１′、１″、７及び８は第１図のそれと
同じである。？、１０はＭＲのバイアス電流回路に挿入
された差動回路を構成するトランジスタである。１１．
１２はプリアンプ７の差動出力から交流信号成分を取９
除き直流成分を取り出すフィルタを構成する抵抗器、１
３は同じくフィルタを構成するコンデンサ、１４は帰還
ループのループ利得を設定するための抵抗器、１５はバ
イアス電流源である。
同じである。？、１０はＭＲのバイアス電流回路に挿入
された差動回路を構成するトランジスタである。１１．
１２はプリアンプ７の差動出力から交流信号成分を取９
除き直流成分を取り出すフィルタを構成する抵抗器、１
３は同じくフィルタを構成するコンデンサ、１４は帰還
ループのループ利得を設定するための抵抗器、１５はバ
イアス電流源である。
回路の動作を簡単に説明する。
今、何らかの原因でＭＨＩ”を流れるノ（イアスミ流が
減少して１点の電位が上昇しようとすると、プリアンプ
７の出力点・の電位が同時に上昇し、この電位上昇は抵
抗器１２を介してトランジスタ１０のペース（ｆ点）に
加えられる。そしてトランジスタ１Ｇのペース電位が上
昇するとコレクタ電流が増加しようとするのでＭＲｌ”
を流れるバイアス電流が増加しようとする０その結果１
点の電位は降下しようとする。結局このことは直流成分
に関しては負帰還回路が形成されているので、赤点の電
位を変化させようとする何らかの原因が生じても、１点
の電位は帰還回路の利得によって定まる僅かな変化しか
生じないことを意味している。従って、設計時に最適動
作点に一旦設定すると安定な動作を維持する０以上のこ
とは、ＭＲ１’の系列についても全く同じように云える
。
減少して１点の電位が上昇しようとすると、プリアンプ
７の出力点・の電位が同時に上昇し、この電位上昇は抵
抗器１２を介してトランジスタ１０のペース（ｆ点）に
加えられる。そしてトランジスタ１Ｇのペース電位が上
昇するとコレクタ電流が増加しようとするのでＭＲｌ”
を流れるバイアス電流が増加しようとする０その結果１
点の電位は降下しようとする。結局このことは直流成分
に関しては負帰還回路が形成されているので、赤点の電
位を変化させようとする何らかの原因が生じても、１点
の電位は帰還回路の利得によって定まる僅かな変化しか
生じないことを意味している。従って、設計時に最適動
作点に一旦設定すると安定な動作を維持する０以上のこ
とは、ＭＲ１’の系列についても全く同じように云える
。
次に、強度の変動要因により、１点の電位が上昇したと
するとプリアンプの出力点すの電位は低下する。この電
位の低下はフィルタを構成する抵抗器１１を経由してト
ランジスタ９のペース（０点）の電位を低下させる。
するとプリアンプの出力点すの電位は低下する。この電
位の低下はフィルタを構成する抵抗器１１を経由してト
ランジスタ９のペース（０点）の電位を低下させる。
ペースの電位が低下するとトランジスタ９の電流は減少
する。トランジスタ！の電流が減少するとＭＲ１’での
電圧降下が小さくなるからｄ点の電位は上昇することに
なる。すなわち、１点の電位が上昇するとｄ点の電位も
上昇し、ａ点とｄ点の電位差は殆んど生じないことにな
る。すなわち、プリアンプ７の入力画における無用のオ
フセット電圧は抑圧されることになる。
する。トランジスタ！の電流が減少するとＭＲ１’での
電圧降下が小さくなるからｄ点の電位は上昇することに
なる。すなわち、１点の電位が上昇するとｄ点の電位も
上昇し、ａ点とｄ点の電位差は殆んど生じないことにな
る。すなわち、プリアンプ７の入力画における無用のオ
フセット電圧は抑圧されることになる。
以上の結果、従来の構成例である第１図のコンデンサ５
及び４が不要になり、一方第２図ではコンデくす１５が
用いられているので、差し引き１個のコンデンサを除去
できることとなる。また抵抗器の数は、第１図では抵抗
器５及び６の２情であり、第２図では抵抗器１１．１２
及び１４の５個であるから差し引き１個の増加というこ
とになるが、抵抗器はＩＣ化が可能であるから、数の増
加は殆んど小型化の支障とはならない。
及び４が不要になり、一方第２図ではコンデくす１５が
用いられているので、差し引き１個のコンデンサを除去
できることとなる。また抵抗器の数は、第１図では抵抗
器５及び６の２情であり、第２図では抵抗器１１．１２
及び１４の５個であるから差し引き１個の増加というこ
とになるが、抵抗器はＩＣ化が可能であるから、数の増
加は殆んど小型化の支障とはならない。
第５図は、第２図においてトランジスタ！、１０のコレ
クタ側に設けていたＭＲ１′、１″をそのエミッタ側に
設け、コレクタ側にコレクタ抵抗１４．１７を設けた例
であり、ＭＲヘッド１で読み出された信号はトランジス
タ！、１０で増幅されてプリアンプ７に入力される丸め
、信号対雑音比などの点で第２図の例より有利である。
クタ側に設けていたＭＲ１′、１″をそのエミッタ側に
設け、コレクタ側にコレクタ抵抗１４．１７を設けた例
であり、ＭＲヘッド１で読み出された信号はトランジス
タ！、１０で増幅されてプリアンプ７に入力される丸め
、信号対雑音比などの点で第２図の例より有利である。
以上差動型のバイアス回路を例にとって説明したがバイ
アス回路は差動型でなく個々に制御する方式であっても
、また一方の動作点を固定し、他方のみを制御する方式
であってもよい。
アス回路は差動型でなく個々に制御する方式であっても
、また一方の動作点を固定し、他方のみを制御する方式
であってもよい。
（７）発明の効果
以上、詳細に説明したように１本発明のバイアス方式に
より、ＩＣ化が不可能で、他のＩＣ化素子に比較して大
型のため従来外付けを余儀なくされていた容量の大きい
コンデンサの数を減少することができる。実施例の説明
では１個の減少であるが、ＭＲヘッドの数は磁気記録媒
体のトラック数だけ必要なものであるから、トラック数
だけ減少することになる。トラック数は過去に於いては
！トラックが主であったが現在では１８トラツクであり
この数は将来も増加することが予測される。
より、ＩＣ化が不可能で、他のＩＣ化素子に比較して大
型のため従来外付けを余儀なくされていた容量の大きい
コンデンサの数を減少することができる。実施例の説明
では１個の減少であるが、ＭＲヘッドの数は磁気記録媒
体のトラック数だけ必要なものであるから、トラック数
だけ減少することになる。トラック数は過去に於いては
！トラックが主であったが現在では１８トラツクであり
この数は将来も増加することが予測される。
従ってＭＲヘッド当り１個のコンデンサの減少であって
本、小型化・高密度化には非常に大きな利点をもたらす
。
本、小型化・高密度化には非常に大きな利点をもたらす
。
もう一つの利点は、ＭＲヘッドからプリアンプ入力回路
までの微弱な信号経路において、外付けのコンデンサを
経由することなく直接プリアンプの入力端子に接続され
ているので外部雑音の影響を受けにくく、またコンデン
サ自体の発する雑音が微弱信号に混入することがないと
いうことである。この利点はＭＲが１個のＭＲヘッドを
用いた場合でも同様である。
までの微弱な信号経路において、外付けのコンデンサを
経由することなく直接プリアンプの入力端子に接続され
ているので外部雑音の影響を受けにくく、またコンデン
サ自体の発する雑音が微弱信号に混入することがないと
いうことである。この利点はＭＲが１個のＭＲヘッドを
用いた場合でも同様である。
第１図は、ＭＲヘッド及びその付属回路の従来の構成例
を示す図、第２図は、本発明の１つの実施例、第３図は
他の実施例を示す図である。 １・・−・・ＭＲヘッド、１１１１１１・・−・ＭＲ，
２・・−・・バイアス電流源、３．４・・−・・コンデ
ンサ、５．６・・−°・抵抗器、７・・−・・プリアン
プ、８・・−・・電源入力端子、？、１０・・−・・ト
ランジスタ、１１．１２．１４・・−・・抵抗器、１５
・・−・・コンデンサ、１５・・−・・バイアス電流源
、１６．１７・・−・・抵抗器 ＆ｍｉ’ｔ、４７’ 第１図 埠２図
を示す図、第２図は、本発明の１つの実施例、第３図は
他の実施例を示す図である。 １・・−・・ＭＲヘッド、１１１１１１・・−・ＭＲ，
２・・−・・バイアス電流源、３．４・・−・・コンデ
ンサ、５．６・・−°・抵抗器、７・・−・・プリアン
プ、８・・−・・電源入力端子、？、１０・・−・・ト
ランジスタ、１１．１２．１４・・−・・抵抗器、１５
・・−・・コンデンサ、１５・・−・・バイアス電流源
、１６．１７・・−・・抵抗器 ＆ｍｉ’ｔ、４７’ 第１図 埠２図
Claims (1)
- 磁気抵抗効果素子の出力端子と初段信号増幅器の入力回
路とを直流結合とし、咳初段信号増幅器の出力オフセッ
ト電圧を前記磁気抵抗効果素子のバイアス電流回路へ帰
還することにより、該初段信号増幅器の入力バイアス電
圧を最適にすることを％黴とする磁気抵抗効果素子を用
いたヘッドのバイアス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7287282A JPS58189804A (ja) | 1982-04-30 | 1982-04-30 | 磁気抵抗効果素子を用いたヘツドのバイアス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7287282A JPS58189804A (ja) | 1982-04-30 | 1982-04-30 | 磁気抵抗効果素子を用いたヘツドのバイアス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58189804A true JPS58189804A (ja) | 1983-11-05 |
Family
ID=13501842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7287282A Pending JPS58189804A (ja) | 1982-04-30 | 1982-04-30 | 磁気抵抗効果素子を用いたヘツドのバイアス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58189804A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639002A (ja) * | 1986-06-30 | 1988-01-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 磁気センサ用バイアス兼増幅回路 |
| US5309295A (en) * | 1992-10-08 | 1994-05-03 | International Business Machines Corporation | Method and apparatus for biasing a magneto-resistive head |
| EP0595266A2 (en) * | 1992-10-27 | 1994-05-04 | Sony Corporation | Reproducing circuit for a magnetoresistive head |
-
1982
- 1982-04-30 JP JP7287282A patent/JPS58189804A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639002A (ja) * | 1986-06-30 | 1988-01-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 磁気センサ用バイアス兼増幅回路 |
| US5309295A (en) * | 1992-10-08 | 1994-05-03 | International Business Machines Corporation | Method and apparatus for biasing a magneto-resistive head |
| EP0595266A2 (en) * | 1992-10-27 | 1994-05-04 | Sony Corporation | Reproducing circuit for a magnetoresistive head |
| EP0595266A3 (en) * | 1992-10-27 | 1994-08-24 | Sony Corp | Reproducing circuit for a magnetoresistive head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122915A (en) | Low-noise preamplifier for magneto-resistive heads | |
| JP2574986B2 (ja) | デイスク記憶システム | |
| US6134060A (en) | Current bias, current sense for magneto-resistive preamplifier, preamplifying integrated circuit, and related methods | |
| JPH0758525B2 (ja) | 磁気記録検出回路 | |
| US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
| KR20040107368A (ko) | 자기 기록 재생 장치 | |
| US5731735A (en) | Power supply circuit for driving an integrated circuit, wherein the power supply is adjusted based on temperature so that a delay variation within the IC according to temperature may be cancelled | |
| JPS58189804A (ja) | 磁気抵抗効果素子を用いたヘツドのバイアス方式 | |
| US6150876A (en) | Voltage bias, current sense preamplifier for a magnetoresistive reader | |
| JPS59135685A (ja) | パルス駆動検出用センス回路 | |
| US5717361A (en) | DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage | |
| JP3104652B2 (ja) | 発振回路 | |
| US20020048110A1 (en) | Amplifier | |
| US7061321B1 (en) | Low impedance read amplifier for magnetoresistive head | |
| US6967525B2 (en) | Tail current generator circuit for bipolar/MOS differential pair to set precise transconductance | |
| KR0127491B1 (ko) | 헤드 앰프 | |
| JPH11203611A (ja) | 増幅回路 | |
| JPS58189803A (ja) | 磁気抵抗効果ヘツドの信号検出方式 | |
| JP2868115B2 (ja) | 半導体集積回路駆動用電源回路 | |
| US6707623B2 (en) | Circuit device for restoring the symmetry of an analog signal originated by the reading of data from magnetic supports | |
| Antilogus et al. | Cherenkov ring imaging detector front-end electronics | |
| JPS6040504A (ja) | 抵抗変化検出回路 | |
| JP3099837B2 (ja) | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 | |
| JPS5911589A (ja) | バブルメモリ用検出器回路 | |
| JPH1131302A (ja) | リードアンプ回路および半導体集積回路 |