JPS5911589A - バブルメモリ用検出器回路 - Google Patents
バブルメモリ用検出器回路Info
- Publication number
- JPS5911589A JPS5911589A JP57118554A JP11855482A JPS5911589A JP S5911589 A JPS5911589 A JP S5911589A JP 57118554 A JP57118554 A JP 57118554A JP 11855482 A JP11855482 A JP 11855482A JP S5911589 A JPS5911589 A JP S5911589A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- level
- vth
- threshold level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0866—Detecting magnetic domains
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバブルメモリチップの検出出力信号を処理する
回路に係り、特に周囲温度、回転磁界の変動などにより
、′0”レベルが変動する信号処理に適した検出信号処
理回路に係わるものである。
回路に係り、特に周囲温度、回転磁界の変動などにより
、′0”レベルが変動する信号処理に適した検出信号処
理回路に係わるものである。
バブルメモリ素子において、0.5〜4μm径のバブル
は第1図に示す形状の)く−マロイ素片1を用いた転送
路に、面内に回転する40〜600eの磁界5を加えて
移動する。バブルを安定に存在させるために、磁性膜面
と垂直に100〜6000eの直流バイアス磁界を加え
る必要がある。バブルが存在する状態を1″、存在しな
い状態を0”として情報の記憶を行う。このメモリ素子
の構成については、たとえば1976年に発行された、
IEEE TRANACTIONS ON MAGNE
TIC8第12巻第6号614〜617頁にその構成が
示されている。この形成のメモIJ g子において、検
出器はシェブロン型転送路を、バブルが転送する紙面上
の下から上の方向と直交する方向に複数個並べた拡大器
2、および拡大器と同じ構成のシェブロン転送路を横方
向にパーマロイバーで′醒気的に接続した、検出線3.
4から構成している。転送路1から回転磁界5により駆
動され、下から上へと進んできたバブルは拡大器2によ
り、転送方向と直交する方向に広げられる。この広げら
れたバブルは、検出線3.4を通過するときに、検出線
3,4の磁化状態を変える。検出線3,4は転送路と同
じパーマロイにより構成しているので、パーマロイの磁
気抵抗効果によシ、検出#j!3.4の抵抗値が変化す
る。この変化は、第2図に示すごとく、検出線3,4に
直流定電流源6,7を接続して定電流を印加することに
より、検出線3゜40両端の電圧変化信号として取り出
すことができる。
は第1図に示す形状の)く−マロイ素片1を用いた転送
路に、面内に回転する40〜600eの磁界5を加えて
移動する。バブルを安定に存在させるために、磁性膜面
と垂直に100〜6000eの直流バイアス磁界を加え
る必要がある。バブルが存在する状態を1″、存在しな
い状態を0”として情報の記憶を行う。このメモリ素子
の構成については、たとえば1976年に発行された、
IEEE TRANACTIONS ON MAGNE
TIC8第12巻第6号614〜617頁にその構成が
示されている。この形成のメモIJ g子において、検
出器はシェブロン型転送路を、バブルが転送する紙面上
の下から上の方向と直交する方向に複数個並べた拡大器
2、および拡大器と同じ構成のシェブロン転送路を横方
向にパーマロイバーで′醒気的に接続した、検出線3.
4から構成している。転送路1から回転磁界5により駆
動され、下から上へと進んできたバブルは拡大器2によ
り、転送方向と直交する方向に広げられる。この広げら
れたバブルは、検出線3.4を通過するときに、検出線
3,4の磁化状態を変える。検出線3,4は転送路と同
じパーマロイにより構成しているので、パーマロイの磁
気抵抗効果によシ、検出#j!3.4の抵抗値が変化す
る。この変化は、第2図に示すごとく、検出線3,4に
直流定電流源6,7を接続して定電流を印加することに
より、検出線3゜40両端の電圧変化信号として取り出
すことができる。
これらの検出線の抵抗値は、バブルを駆動する回転磁界
によって変化する雑音成分を持つ。この成分は回転磁界
周波数の2倍の周波数で変化する。
によって変化する雑音成分を持つ。この成分は回転磁界
周波数の2倍の周波数で変化する。
また、構出@8,9上には、回転磁界を発生するコイル
から静電誘導および電磁誘導雑音を受ける。
から静電誘導および電磁誘導雑音を受ける。
これらの雑音を除去するためには、検出線3,4の信号
を差動アンプ10に入力し、両者の差を取り出し、かつ
10〜100倍程度増幅する。プリアンプ10の出力は
第3図(a)に示すごとく、バブルが存在する場合には
12、存在しない場合は13の信号波形となる。この信
号を比較器11に入力し、リードストローブ(R8TB
)14の位相において、スレシホールドレベル(VTR
) 15 xシ大か小かを判定する。
を差動アンプ10に入力し、両者の差を取り出し、かつ
10〜100倍程度増幅する。プリアンプ10の出力は
第3図(a)に示すごとく、バブルが存在する場合には
12、存在しない場合は13の信号波形となる。この信
号を比較器11に入力し、リードストローブ(R8TB
)14の位相において、スレシホールドレベル(VTR
) 15 xシ大か小かを判定する。
この検出線の信号は、回転磁界振幅、周囲温度に従って
変化する。また、チップ作製プロセスの条件のずれによ
りばらつきを持つ。また、回転磁界コイルからの静電誘
導、電磁誘導雑音もそれぞれのモジュールによって異な
る。従ってプリアンプ10の出力は、第3図(b)、
(c)のごとくレベル変動を生じる。第3図(b)、
(C)においてそれぞれ”0″に対応する信号は17,
19、1”に対応する信号は16.18である。このよ
うなレベル変動は、プリアンプを構成する回路の温度特
性、電源電圧変動によっても生じる。第3図(b)、
(C)の場合には、スレシホールドレベルを第3図(a
)の15のレベルに設定しておくと、誤動作を生じ、(
b)の場合には20、(c)の場合には21のレベルに
設定する必要がある。
変化する。また、チップ作製プロセスの条件のずれによ
りばらつきを持つ。また、回転磁界コイルからの静電誘
導、電磁誘導雑音もそれぞれのモジュールによって異な
る。従ってプリアンプ10の出力は、第3図(b)、
(c)のごとくレベル変動を生じる。第3図(b)、
(C)においてそれぞれ”0″に対応する信号は17,
19、1”に対応する信号は16.18である。このよ
うなレベル変動は、プリアンプを構成する回路の温度特
性、電源電圧変動によっても生じる。第3図(b)、
(C)の場合には、スレシホールドレベルを第3図(a
)の15のレベルに設定しておくと、誤動作を生じ、(
b)の場合には20、(c)の場合には21のレベルに
設定する必要がある。
本発明は、検出出力波形のレベル変動に対応してスレシ
ホールドレベルを設定し、以上の様な問題を解消しよう
とするものである。すなわち、以上述べたレベル変動の
原因となる要素は、すべて数秒以上の時定数を有してい
る。従って、慣用信号を処理する回路において、検出線
に10′”に対応する読み取り信号だけが発生する時期
に、検出線信号の”O”、”1”を判定する基準レベル
を、検出出力波形に応じて設定する回路を付加すること
によシ、上記の問題点を取り除くことができる。
ホールドレベルを設定し、以上の様な問題を解消しよう
とするものである。すなわち、以上述べたレベル変動の
原因となる要素は、すべて数秒以上の時定数を有してい
る。従って、慣用信号を処理する回路において、検出線
に10′”に対応する読み取り信号だけが発生する時期
に、検出線信号の”O”、”1”を判定する基準レベル
を、検出出力波形に応じて設定する回路を付加すること
によシ、上記の問題点を取り除くことができる。
以下実施例により詳細に説明する。
実施例1
本発明の一実施例は第4図に示す構成をとる。
検出線3,4、定電流源6,7、差動アンプ10および
比較器11は、第2図の場合とまったく同一のものを使
用する。スレシホールドレベル電圧発生回路22は、比
較器11の出力によシ、′0”の情報に対応するdみ取
り信号だけが発生する時期ニ、スレシホールドレベル信
号の設定を行い、データに対応するバブル列による信号
が発生する時期には、このスレシホールドレベルを一定
値に保持する機能を持つ。制御回路23は、′0”の情
報に対応する読み取シ信号が発生する時期であるか、デ
ータに対応するバブル列による信号が発生する時期であ
るかにより、スレシホールドレベル発生回路22および
アントゲ−)24.25を声1j御する。第4図の回路
の動作を、第5図によりさらに詳細に説明する。スレシ
ホールドレベル設定期間の最初に、制御回路23の出力
C0NTはL”レベルに設定され、また23の出カR,
E8ETパルスがスレシホールドレベル設定回路22に
入力される。この結果、22の出力VTHは初期値に設
定される。このV T Rの初期値は、周囲温度、電源
電圧変動などの要因による。“0”の情報に対応する読
み取シ信号に対応する1oの出力がとる最小レベル以下
に設定しておく。従って、とのスレシホールドレベルで
は比較器11の出力CQ U Tは必ずH″になる。C
0UTはゲート25を通して22に入力される。22で
はこのパルスに応じて出力VTHをΔV(あらがしめ設
定した変位)だけ上昇させる。新たに設定したVTHに
より同じ動作をくり返す。この動作を複数回実行すると
、vTHに、”0”の情報に対応する読み取り信号に対
応する1oの出方より大きくなる。第6図では8回目の
動作(VTHを初期値から7・ΔVだけ上げた状態)で
、この状態に到達する。この後はC0UTが出力されな
いので、VTRは一定レベルに保持される。スレシホー
ルドレベル設定期間の最後には、SETノくルスを23
から22に入力する。このパルスは23の回路構成によ
り11固でも複数個でもよい。SETノくルスは、22
の出力VTHを必要な値、ΔV/たけ上昇させる。ΔV
′は10の出力で換算した、”0”に対応する絖み取り
信号レベルと、′1”に対応する読み取り信号レベルと
の差の20〜80%程度の値に設定する。ΔV′の設定
は、検出線の信号の性質から判断し、あらかじめ設定し
ておく。以上の過程により設定したスレシホールドレベ
ルV T Rを保持しておき、次の読み出し動作を実行
する。この期間の動作は、第2図に示した従来のセンス
回路と同様であり、リードストローブパルスRS T
Bの位相において、プリアンプlOの出力とスレシホー
ルドレベルVTHの大小を比較して、読み出し動作RD
ATAを出力する。
比較器11は、第2図の場合とまったく同一のものを使
用する。スレシホールドレベル電圧発生回路22は、比
較器11の出力によシ、′0”の情報に対応するdみ取
り信号だけが発生する時期ニ、スレシホールドレベル信
号の設定を行い、データに対応するバブル列による信号
が発生する時期には、このスレシホールドレベルを一定
値に保持する機能を持つ。制御回路23は、′0”の情
報に対応する読み取シ信号が発生する時期であるか、デ
ータに対応するバブル列による信号が発生する時期であ
るかにより、スレシホールドレベル発生回路22および
アントゲ−)24.25を声1j御する。第4図の回路
の動作を、第5図によりさらに詳細に説明する。スレシ
ホールドレベル設定期間の最初に、制御回路23の出力
C0NTはL”レベルに設定され、また23の出カR,
E8ETパルスがスレシホールドレベル設定回路22に
入力される。この結果、22の出力VTHは初期値に設
定される。このV T Rの初期値は、周囲温度、電源
電圧変動などの要因による。“0”の情報に対応する読
み取シ信号に対応する1oの出力がとる最小レベル以下
に設定しておく。従って、とのスレシホールドレベルで
は比較器11の出力CQ U Tは必ずH″になる。C
0UTはゲート25を通して22に入力される。22で
はこのパルスに応じて出力VTHをΔV(あらがしめ設
定した変位)だけ上昇させる。新たに設定したVTHに
より同じ動作をくり返す。この動作を複数回実行すると
、vTHに、”0”の情報に対応する読み取り信号に対
応する1oの出方より大きくなる。第6図では8回目の
動作(VTHを初期値から7・ΔVだけ上げた状態)で
、この状態に到達する。この後はC0UTが出力されな
いので、VTRは一定レベルに保持される。スレシホー
ルドレベル設定期間の最後には、SETノくルスを23
から22に入力する。このパルスは23の回路構成によ
り11固でも複数個でもよい。SETノくルスは、22
の出力VTHを必要な値、ΔV/たけ上昇させる。ΔV
′は10の出力で換算した、”0”に対応する絖み取り
信号レベルと、′1”に対応する読み取り信号レベルと
の差の20〜80%程度の値に設定する。ΔV′の設定
は、検出線の信号の性質から判断し、あらかじめ設定し
ておく。以上の過程により設定したスレシホールドレベ
ルV T Rを保持しておき、次の読み出し動作を実行
する。この期間の動作は、第2図に示した従来のセンス
回路と同様であり、リードストローブパルスRS T
Bの位相において、プリアンプlOの出力とスレシホー
ルドレベルVTHの大小を比較して、読み出し動作RD
ATAを出力する。
この動作において、C0NT信号はI(”レベルに保持
し、ゲート24を開いておく。
し、ゲート24を開いておく。
以上の回路動作の説明から明らかなように、この回路で
は、スレシホールドレベルを読み出し動作期間の直前に
、0”に対応する読み出し信号レベルに応じたi適値に
設定できる。従って周囲温度、電源電圧変動のごとく、
秒以上の時定数を持つ読み取シ信号レベルの変動要因に
よる、第3図に示した、プリアンプ10の出力変動によ
るスレシホールドレベルマージンの減少を防止すること
ができる。
は、スレシホールドレベルを読み出し動作期間の直前に
、0”に対応する読み出し信号レベルに応じたi適値に
設定できる。従って周囲温度、電源電圧変動のごとく、
秒以上の時定数を持つ読み取シ信号レベルの変動要因に
よる、第3図に示した、プリアンプ10の出力変動によ
るスレシホールドレベルマージンの減少を防止すること
ができる。
実施例2
本発明を、パルス駆動センス回路に用いた例を第6図に
示す。定電流源6,7と検出線3,4の間に、スイッチ
ング回路26.27を挿入し、検出線電流を数百n5B
8〜数μ(6)幅のパルスとする。
示す。定電流源6,7と検出線3,4の間に、スイッチ
ング回路26.27を挿入し、検出線電流を数百n5B
8〜数μ(6)幅のパルスとする。
この方法をとると、検出線電流のデユーティを下げる′
ことにより、検出線の発熱を下げ、検出出力を大きくで
きる。この効果については、特開昭48−13039お
よびAIP ConferenceProceedin
gs A 24 p 547 ” Some Asp
ectsof permalloy Chevron
5trip Detector″に述べられている。第
6図のセンス回路では、検出線3.4に生じる数V〜I
OV程度のパルス電圧を抑制し、このパルス電圧に重な
る数mVの検出出力を取り出す機能が必要である。従っ
て検出線3,4の抵抗値が600Ω±1.0Ωのばらつ
きを持つとすると、10mAのパルス電流印加時に生じ
るパルス電圧振幅の差は最大200mVと大きい。従っ
てプリアンプ10が飽和し、検出信号を取り出すことが
できない。そこで第6図のととくスレシホールドレベル
設定回路22を検出線4の接地側に接続し、この電圧差
を補償する方式をとった。この回路の動作は、第4図の
回路とまったく同じであシ、第5図に示したシーケンス
をとる。
ことにより、検出線の発熱を下げ、検出出力を大きくで
きる。この効果については、特開昭48−13039お
よびAIP ConferenceProceedin
gs A 24 p 547 ” Some Asp
ectsof permalloy Chevron
5trip Detector″に述べられている。第
6図のセンス回路では、検出線3.4に生じる数V〜I
OV程度のパルス電圧を抑制し、このパルス電圧に重な
る数mVの検出出力を取り出す機能が必要である。従っ
て検出線3,4の抵抗値が600Ω±1.0Ωのばらつ
きを持つとすると、10mAのパルス電流印加時に生じ
るパルス電圧振幅の差は最大200mVと大きい。従っ
てプリアンプ10が飽和し、検出信号を取り出すことが
できない。そこで第6図のととくスレシホールドレベル
設定回路22を検出線4の接地側に接続し、この電圧差
を補償する方式をとった。この回路の動作は、第4図の
回路とまったく同じであシ、第5図に示したシーケンス
をとる。
以上のごとく、本発明におけるスレシホールドレベル設
定回路は、0”の読み取り信号が発生する期間において
、検出信号の0”、1”を判定する回路の出力に応じて
制御され、最適なスレシホールドレベル電圧を発生する
ことができる。
定回路は、0”の読み取り信号が発生する期間において
、検出信号の0”、1”を判定する回路の出力に応じて
制御され、最適なスレシホールドレベル電圧を発生する
ことができる。
こノ結果、スレシホールドレベルの調整が不要でアリ、
カつスレシホールドレベルマージンの広いセンス回路を
提供することができる。本発明の回路は、バブルメモリ
のセンス回路に限らず、データの読み出しの前に60”
に対応する読み取シ信号が発生する回路の信号処理に適
用できる。
カつスレシホールドレベルマージンの広いセンス回路を
提供することができる。本発明の回路は、バブルメモリ
のセンス回路に限らず、データの読み出しの前に60”
に対応する読み取シ信号が発生する回路の信号処理に適
用できる。
第1図は、バブルメモリ検出器を示し、2が拡大器、3
.4が検出線である。第2図は従来のセンス回路を説明
する図であシ、6,7は定電流源、10は差動アンプ、
11はコンパレータである。 第3図は、温度、電源電圧変動による検出出力の変動を
示す図である。第4図は本発明によるセンス回路を示す
図であシ、22はスレシホールドレベル発生回路、23
は制御回路、24.25はアンドゲートである。第5図
は、第4図の動作を示す図である。第6図はパルス駆動
センス回路に本発明を適用した実施例を示す図であ、9
.26゜第 1 図 ( 第 3 図 葛4図
.4が検出線である。第2図は従来のセンス回路を説明
する図であシ、6,7は定電流源、10は差動アンプ、
11はコンパレータである。 第3図は、温度、電源電圧変動による検出出力の変動を
示す図である。第4図は本発明によるセンス回路を示す
図であシ、22はスレシホールドレベル発生回路、23
は制御回路、24.25はアンドゲートである。第5図
は、第4図の動作を示す図である。第6図はパルス駆動
センス回路に本発明を適用した実施例を示す図であ、9
.26゜第 1 図 ( 第 3 図 葛4図
Claims (1)
- 1.2つのバブル検出素子の出力を差動増幅する差動ア
ンプと、該差動アンプの出力と基準レベルとを比較する
比較器と、ノ(プルが該検出素子上に存在しない時期に
前記基準レベルを変化させて前記比較器の出力変化を検
知し、その時の基準レベルをもとにバブルメモリ読出し
時の基準レベルを決定する基準レベル決定手段とを含む
バブルメモリ用検出回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57118554A JPS5911589A (ja) | 1982-07-09 | 1982-07-09 | バブルメモリ用検出器回路 |
US06/511,334 US4538242A (en) | 1982-07-09 | 1983-07-06 | Signal processing circuit for magnetic bubble memory devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57118554A JPS5911589A (ja) | 1982-07-09 | 1982-07-09 | バブルメモリ用検出器回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5911589A true JPS5911589A (ja) | 1984-01-21 |
Family
ID=14739456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57118554A Pending JPS5911589A (ja) | 1982-07-09 | 1982-07-09 | バブルメモリ用検出器回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4538242A (ja) |
JP (1) | JPS5911589A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7025911B2 (en) | 2002-09-13 | 2006-04-11 | Freund Corporation | Manufacturing method for oral quick-dissolving seamless capsule |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4829476A (en) * | 1987-07-28 | 1989-05-09 | Honeywell Inc. | Differential magnetoresistive memory sensing |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4179750A (en) * | 1978-04-13 | 1979-12-18 | Burroughs Corporation | Magnetic bubble type D/A converter |
US4318186A (en) * | 1980-06-23 | 1982-03-02 | Bell Telephone Laboratories, Incorporated | Magnetic bubble memory with detector |
-
1982
- 1982-07-09 JP JP57118554A patent/JPS5911589A/ja active Pending
-
1983
- 1983-07-06 US US06/511,334 patent/US4538242A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7025911B2 (en) | 2002-09-13 | 2006-04-11 | Freund Corporation | Manufacturing method for oral quick-dissolving seamless capsule |
Also Published As
Publication number | Publication date |
---|---|
US4538242A (en) | 1985-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11260066A (ja) | 強誘電体メモリセルをもったメモリ及び強誘電体メモリセルの読出し方法 | |
US4085427A (en) | Transducer positioning system | |
US4164781A (en) | Track servoing system using signals from tunnel erase heads | |
US4979189A (en) | Self-timing qualification channel | |
JPS59135685A (ja) | パルス駆動検出用センス回路 | |
JPS5911589A (ja) | バブルメモリ用検出器回路 | |
JPS58154957A (ja) | デジタルデ−タ検知回路 | |
US6952316B2 (en) | Open head detection circuit and method in a voltage or current mode driver | |
JP2000251208A (ja) | 磁気書込ヘッドのコイルを駆動する方法及び装置 | |
US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
US6490112B1 (en) | Supply and method for providing differential positive supply voltages to a load with reduced common mode voltages | |
EP0594138B1 (en) | Multi-track magnetic signal reproducing apparatus | |
US6172548B1 (en) | Input stage with reduced transient time for use in multiplexing transducers that require a switched DC bias | |
JP2002123903A (ja) | メモリディスクへ差動的に書込を行う方法 | |
US4805146A (en) | Soft write apparatus and method for nondestructive readout core memory | |
JPS58224495A (ja) | パルス駆動センス回路 | |
US6510012B1 (en) | High-speed CMOS buffer circuit with programmable quadratic transfer function | |
JPS5816550B2 (ja) | 磁気バブル検出回路 | |
US6707623B2 (en) | Circuit device for restoring the symmetry of an analog signal originated by the reading of data from magnetic supports | |
KR810001727B1 (ko) | 자기매체(磁氣媒體)의 식별장치(識別裝置) | |
US3449730A (en) | Magnetic memory employing reference bit element | |
JPS58189804A (ja) | 磁気抵抗効果素子を用いたヘツドのバイアス方式 | |
US3474420A (en) | Magnetic thin film data storage unit in a bridge-like arrangement | |
JPS622361B2 (ja) | ||
JPS60236105A (ja) | 磁気ヘツド駆動回路 |