JPS5818967A - Ｍｉｓ型電界効果トランジスタの製造方法 - Google Patents
Ｍｉｓ型電界効果トランジスタの製造方法Info
- Publication number
- JPS5818967A JPS5818967A JP11814581A JP11814581A JPS5818967A JP S5818967 A JPS5818967 A JP S5818967A JP 11814581 A JP11814581 A JP 11814581A JP 11814581 A JP11814581 A JP 11814581A JP S5818967 A JPS5818967 A JP S5818967A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- thin film
- substrate
- interference thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特にＭＩＳ型電界効果トランジス
タの製造方法に関し、光束照射による選択的加熱処理方
法に関す。
タの製造方法に関し、光束照射による選択的加熱処理方
法に関す。
Ｍ Ｉ ８ （Ｍｅｔａｌ Ｉｎ５ｕｌＷｒ Ｓｅｍ１
ｃｏｎｄｕｃｔｏｒ ）型電界効果トランジスタ（以下
ＭＩ８ ＦＥＴと称する］の製造工程において、その
ソース領域及びドレイン領域は、一般にその半導体基板
とは異なる導電型を有する不純物を選択的にイオン注入
し、次いでイオン注入により生じた結晶欠陥の回復と注
入されたイオンの活性化とを目的とするアニールと呼ば
れる加熱処理を行なうことにより形成される。また、ソ
ース領域及びドレイン領域とゲート電極との位置の整合
のために、イオン注入範囲を選択する方法としてゲート
電極自身をイオン注入の際のマスクとする自己整合（５
ｅｌｆ ａｌｉｇｎ ）法が広く実施されている。
ｃｏｎｄｕｃｔｏｒ ）型電界効果トランジスタ（以下
ＭＩ８ ＦＥＴと称する］の製造工程において、その
ソース領域及びドレイン領域は、一般にその半導体基板
とは異なる導電型を有する不純物を選択的にイオン注入
し、次いでイオン注入により生じた結晶欠陥の回復と注
入されたイオンの活性化とを目的とするアニールと呼ば
れる加熱処理を行なうことにより形成される。また、ソ
ース領域及びドレイン領域とゲート電極との位置の整合
のために、イオン注入範囲を選択する方法としてゲート
電極自身をイオン注入の際のマスクとする自己整合（５
ｅｌｆ ａｌｉｇｎ ）法が広く実施されている。
しかしながら前記のアニールは、例えば温度１０００
Ｃにおいて１０分間程度の加熱を必要とし、ゲート電極
をアルミニウム（Ａｚ）により形成し、前記自己整合法
によりイオン注入を実施しようとする場合には、ゲート
電極については熔融或いは変形を避けつつソース及びド
レイン領域についてはアニール効果を生ずる選択的加熱
処理が不可欠の条件となる〇 また、ゲート電極を多結晶シリコンにより形成Ｔる場合
には、ソース及びドレイン領域のア三−ルの温度及び時
間については前記の問題は生じない拳しかしながら、多
結晶シリコンの導電率上昇には限度があり、多結晶シリ
コンを単結晶化して、その導電率を高めることが望まし
いが、その為にはゲート電極のみをシリコンの融解温度
１４１２Ｃ程度まで選択的に加熱することが必要となる
。
Ｃにおいて１０分間程度の加熱を必要とし、ゲート電極
をアルミニウム（Ａｚ）により形成し、前記自己整合法
によりイオン注入を実施しようとする場合には、ゲート
電極については熔融或いは変形を避けつつソース及びド
レイン領域についてはアニール効果を生ずる選択的加熱
処理が不可欠の条件となる〇 また、ゲート電極を多結晶シリコンにより形成Ｔる場合
には、ソース及びドレイン領域のア三−ルの温度及び時
間については前記の問題は生じない拳しかしながら、多
結晶シリコンの導電率上昇には限度があり、多結晶シリ
コンを単結晶化して、その導電率を高めることが望まし
いが、その為にはゲート電極のみをシリコンの融解温度
１４１２Ｃ程度まで選択的に加熱することが必要となる
。
本発明はＭＩＳ ＦＥＴの製造方法に関し、前記イオ
ン注入後に、ソース及びドレイン領域とゲート電極とを
選択的に目的の温度とする加熱処理方法を得ることを目
的とする。
ン注入後に、ソース及びドレイン領域とゲート電極とを
選択的に目的の温度とする加熱処理方法を得ることを目
的とする。
本発明は、レーザ光その他の光束照射による加熱におい
て、ゲート電極及びイオン注入領域の少なくとも製部ｌ
こ干渉薄膜を被着し、或いは既存の膜を干渉薄膜として
も利用し、照射光束に対する反射率を光波の干渉により
制御することにより、被照射各部分が吸収するエネルギ
ー、従ってその温度を制御することによりその目的を達
成する。
て、ゲート電極及びイオン注入領域の少なくとも製部ｌ
こ干渉薄膜を被着し、或いは既存の膜を干渉薄膜として
も利用し、照射光束に対する反射率を光波の干渉により
制御することにより、被照射各部分が吸収するエネルギ
ー、従ってその温度を制御することによりその目的を達
成する。
以下本発明を実施例により図面を用いて詳細に説明□す
る・第一の実施例として、自己整合人ｔゲ−）ＭＩ８
ＰＥＴの製造工程における選択的加熱方法を第１図
に示す断面図を用いて説明する。
る・第一の実施例として、自己整合人ｔゲ−）ＭＩ８
ＰＥＴの製造工程における選択的加熱方法を第１図
に示す断面図を用いて説明する。
Ｐ型シリコン基板１上に熱酸化法によりフィールド絶縁
ＪｌｌＥ２を選択的に形成する。次にゲート絶縁層と干
渉薄膜の双方の目的をもつ二酸化シリコン（Ｓｔｏｕ）
＠ａを熱酸化法により形成する。照射光束に対する反射
率を極小ならしめる干渉薄膜としてのこの二酸化シリコ
ンＭ３の厚さは、その厚さと屈折率（ｎ−１，４５）と
の積（以下光学的膜厚という）が照射する光束の１／４
波長又はその奇数倍に相当することを基本とし、厳密に
はシリコン基板１の面による反射光の位相の飛びを補正
する。
ＪｌｌＥ２を選択的に形成する。次にゲート絶縁層と干
渉薄膜の双方の目的をもつ二酸化シリコン（Ｓｔｏｕ）
＠ａを熱酸化法により形成する。照射光束に対する反射
率を極小ならしめる干渉薄膜としてのこの二酸化シリコ
ンＭ３の厚さは、その厚さと屈折率（ｎ−１，４５）と
の積（以下光学的膜厚という）が照射する光束の１／４
波長又はその奇数倍に相当することを基本とし、厳密に
はシリコン基板１の面による反射光の位相の飛びを補正
する。
照射光源としてアルゴン（Ａｒ ）レーザ（波長４８８
．２ｎｍ、５１４．５ｎｍ）を使用した本実施例におい
ではその厚さを約ｊτ１とした〇 二酸化シリコン膜３上に、ゲート電極４とするアル１＝
ウム層を厚さ約１μｍに蒸着法により形成し、更に化学
蒸着法により二酸化シリコンＭ５を厚さ１７Ｑｎｍに、
次いで窒化シリコン１Ｉｌｉ６＋厚さｔｚｓｎｍに積層
形成した豪、窒化シリコン膜６、二酸化シリコンＭ５及
びアルミニウム層を選択的に除去してゲート電極４を形
成した。
．２ｎｍ、５１４．５ｎｍ）を使用した本実施例におい
ではその厚さを約ｊτ１とした〇 二酸化シリコン膜３上に、ゲート電極４とするアル１＝
ウム層を厚さ約１μｍに蒸着法により形成し、更に化学
蒸着法により二酸化シリコンＭ５を厚さ１７Ｑｎｍに、
次いで窒化シリコン１Ｉｌｉ６＋厚さｔｚｓｎｍに積層
形成した豪、窒化シリコン膜６、二酸化シリコンＭ５及
びアルミニウム層を選択的に除去してゲート電極４を形
成した。
前記二酸化シリコン膜５及び窒化シリコン膜６の膜厚は
夫々その光学的膜厚を照射光の１／２波長の奇数倍とす
ることを基本とするが、本実施例の二酸化シリコン膜５
の如く、金属勢の光を吸収する物質面上に形成される干
渉薄膜の厚さについては、当該面における反射の際の位
相の飛びを補正する必要がある。照射光の波長がｓｏｏ
ｎｍ程度におけるシリコンの場合と異なり、アルミニウ
ムの場合にはこの補正は不可欠である。
夫々その光学的膜厚を照射光の１／２波長の奇数倍とす
ることを基本とするが、本実施例の二酸化シリコン膜５
の如く、金属勢の光を吸収する物質面上に形成される干
渉薄膜の厚さについては、当該面における反射の際の位
相の飛びを補正する必要がある。照射光の波長がｓｏｏ
ｎｍ程度におけるシリコンの場合と異なり、アルミニウ
ムの場合にはこの補正は不可欠である。
ゲート電極４の形成什、これをマスクとしてソース及び
ドレイン領域にＰ＋イオンを１００ｋｅＶにて約４Ｘ１
Ｇ”／−のドーズ量にイオン注入した。
ドレイン領域にＰ＋イオンを１００ｋｅＶにて約４Ｘ１
Ｇ”／−のドーズ量にイオン注入した。
アニール処理としては、２乃至３Ｗの連続波アルゴン（
Ａｒ ）レーザの光束直径を約５０μｍとし、走査速度
的１．５ｃＷ１／ Ｓｅｅにて照射加熱した。
Ａｒ ）レーザの光束直径を約５０μｍとし、走査速度
的１．５ｃＷ１／ Ｓｅｅにて照射加熱した。
この結果、ソース領域７及びドレイン領域８の比抵抗は
２０乃至３０ ｏｈｍ／口となりアニールの効果を得、
かつＡｔゲート電極は溶融せず本発明の目的を達成−た
・ 本実施例においては、ソース及びドレイン領域について
は基板より屈折率が小なる干渉薄膜により反射率を極小
とし、ゲート電極については、二層よりなる干渉薄膜に
おいて、屈折率の大なる膜を光源側とすることにより反
射率を極大として、Ａｒレーザ光の吸収による加熱を制
御したものである。ゲート電極がアルミニウムにより形
成される場合に、アルミニウム面の反射率は一般には大
であるが、経時的化学変化により嵌面の反射率が変化す
るのに対し、本発明の方法によれば反射率は安定する◇ 本実施例にお番ブる二酸化シリコン膜５及び窒化シリコ
ン族６の二層構成の干渉薄膜を重畳し、四層、六層等と
すれば反射率を更に高めることが可能である。また、ア
ルミニウム面上に酸化アルミニウム（□＊０．）−酸化
チタン（Ｔｉｅ、）の二層よりなる干渉薄膜を形成すれ
ば良好な反射率を得ることが可能である。
２０乃至３０ ｏｈｍ／口となりアニールの効果を得、
かつＡｔゲート電極は溶融せず本発明の目的を達成−た
・ 本実施例においては、ソース及びドレイン領域について
は基板より屈折率が小なる干渉薄膜により反射率を極小
とし、ゲート電極については、二層よりなる干渉薄膜に
おいて、屈折率の大なる膜を光源側とすることにより反
射率を極大として、Ａｒレーザ光の吸収による加熱を制
御したものである。ゲート電極がアルミニウムにより形
成される場合に、アルミニウム面の反射率は一般には大
であるが、経時的化学変化により嵌面の反射率が変化す
るのに対し、本発明の方法によれば反射率は安定する◇ 本実施例にお番ブる二酸化シリコン膜５及び窒化シリコ
ン族６の二層構成の干渉薄膜を重畳し、四層、六層等と
すれば反射率を更に高めることが可能である。また、ア
ルミニウム面上に酸化アルミニウム（□＊０．）−酸化
チタン（Ｔｉｅ、）の二層よりなる干渉薄膜を形成すれ
ば良好な反射率を得ることが可能である。
第二の実施例として、自己整合８ｉゲー）ＭＩ８ＦＥＴ
の製造工程において、選択的加熱により、ノース及びド
レイン領域のアニールと同時にゲート電極を構成する多
結晶シリコンを単結晶化乃至は結晶粒界を著しく大なら
しめてその抵抗値を低減せしめる方法を第２図 に示す
断面図を用いて説明する。
の製造工程において、選択的加熱により、ノース及びド
レイン領域のアニールと同時にゲート電極を構成する多
結晶シリコンを単結晶化乃至は結晶粒界を著しく大なら
しめてその抵抗値を低減せしめる方法を第２図 に示す
断面図を用いて説明する。
Ｐ型シリコン基板１１上に熱酸化法によりフィールド絶
縁膜１２を選択的に形成し、更に二酸化シリコン膜１３
を前記例と同一の厚卒約８（ｉｎｍに形成する。本実施
例において、二酸化シリコン膜１３はゲート絶ＩＲ膜の
機能ととも−こ、後に神明する如く、干渉薄膜の第一層
の機能を有する。多結晶シリコンよりなる厚さ約４００
ｎｍのゲート電極１４を形成した後、ソース及びドレイ
ン領域並びにゲート電極１４にＰ＋イオン１００ｋｅＶ
にて約５×１０−／−のドーズ量にイオン注入した。
縁膜１２を選択的に形成し、更に二酸化シリコン膜１３
を前記例と同一の厚卒約８（ｉｎｍに形成する。本実施
例において、二酸化シリコン膜１３はゲート絶ＩＲ膜の
機能ととも−こ、後に神明する如く、干渉薄膜の第一層
の機能を有する。多結晶シリコンよりなる厚さ約４００
ｎｍのゲート電極１４を形成した後、ソース及びドレイ
ン領域並びにゲート電極１４にＰ＋イオン１００ｋｅＶ
にて約５×１０−／−のドーズ量にイオン注入した。
次に基板全面に窒化シリコン膜１５を光学的膜厚が１／
４波長に相当する約５Ｑｎｍの厚さに、更に二酸化シリ
コン膜１６を厚さ約８００ｎｍに何れも化学蒸着法によ
り成長せしめ、しかる後に、８Ｗの連続波Ａｒレーザの
光束直径を約５０μｍとし、走査速度を約１０ｃＩＷ／
ｓｅｃとして照射することにより加熱処理を実施した。
４波長に相当する約５Ｑｎｍの厚さに、更に二酸化シリ
コン膜１６を厚さ約８００ｎｍに何れも化学蒸着法によ
り成長せしめ、しかる後に、８Ｗの連続波Ａｒレーザの
光束直径を約５０μｍとし、走査速度を約１０ｃＩＷ／
ｓｅｃとして照射することにより加熱処理を実施した。
この結果、ゲート電極１４を構成する多結晶シリコンの
比抵抗値は前記加熱処理後ｉこおいて２０乃至３０ ｏ
ｈｍ／口に低下して加熱処理の効果を示し、一方ソース
頭載１７及びドレイン領域１８が形成されて比抵抗値が
１０乃至２０ ｏｈｍ／口を示す適度のアニール効果が
得られた・ 本実施例において、Ｓｉ＋ゲートを極１４上の窒化シリ
コン膜１５は反射率を極小とする干渉薄膜としての効果
を有し、ソース及びドレイン領域に関しては、単結晶シ
リコン基板１１上に極層形成されたニー化シリコン膜１
３及び窒化シリコン膜１５が二層構成の干渉薄膜として
機能し反射率を５０％強として選択加熱処理の効果を得
るものである。
比抵抗値は前記加熱処理後ｉこおいて２０乃至３０ ｏ
ｈｍ／口に低下して加熱処理の効果を示し、一方ソース
頭載１７及びドレイン領域１８が形成されて比抵抗値が
１０乃至２０ ｏｈｍ／口を示す適度のアニール効果が
得られた・ 本実施例において、Ｓｉ＋ゲートを極１４上の窒化シリ
コン膜１５は反射率を極小とする干渉薄膜としての効果
を有し、ソース及びドレイン領域に関しては、単結晶シ
リコン基板１１上に極層形成されたニー化シリコン膜１
３及び窒化シリコン膜１５が二層構成の干渉薄膜として
機能し反射率を５０％強として選択加熱処理の効果を得
るものである。
以上説明した実施例において、基板面上の各領域につい
て、照射光束に対する反射率を制御することにより加熱
処理を選択的に実施したが、反射率の制御は基板面上に
誘電体による干渉薄膜を形成し、各境界面における反射
波の干渉により反射波が弱めらｎａいは強めらちる効果
を応用するものである。な右千渉薄膜の被雑化を避ける
ために、照射光は単色光乃至単色光に近いものとし、基
板ｉ＠４こ垂直に照射するものとしている。また干渉薄
膜の光学的膜厚は照射光の１／４又は１／２波長の奇数
倍を基本とし、干渉薄膜を形成する誘電体物質は−乃至
二種としている。
て、照射光束に対する反射率を制御することにより加熱
処理を選択的に実施したが、反射率の制御は基板面上に
誘電体による干渉薄膜を形成し、各境界面における反射
波の干渉により反射波が弱めらｎａいは強めらちる効果
を応用するものである。な右千渉薄膜の被雑化を避ける
ために、照射光は単色光乃至単色光に近いものとし、基
板ｉ＠４こ垂直に照射するものとしている。また干渉薄
膜の光学的膜厚は照射光の１／４又は１／２波長の奇数
倍を基本とし、干渉薄膜を形成する誘電体物質は−乃至
二種としている。
第３図（１）は基板２１上に一層の干渉薄膜２２を形成
した状態を示し、第３図（ｂ）は基板３１上ｌζ二棟の
ｉ］！重体物質よりなる薄膜３２及び３３を交互１．０
０）、干渉薄膜を形成する物質の屈折率をｎム或いはｎ
ム及びｎｉ、基板面の物質の屈折率をｎａとし、干渉薄
膜各層の光学的膜厚を１／４波長の奇数倍とし、光束を
垂直入射せしめるとき、第３図（ａ）の場合の反射率の
極大極小Ｒ３は６戸 で表わされ、また、第３図中）について、干渉薄膜の暦
数が２Ｎである場合の反射率の極大鳥はで表わされる。
した状態を示し、第３図（ｂ）は基板３１上ｌζ二棟の
ｉ］！重体物質よりなる薄膜３２及び３３を交互１．０
０）、干渉薄膜を形成する物質の屈折率をｎム或いはｎ
ム及びｎｉ、基板面の物質の屈折率をｎａとし、干渉薄
膜各層の光学的膜厚を１／４波長の奇数倍とし、光束を
垂直入射せしめるとき、第３図（ａ）の場合の反射率の
極大極小Ｒ３は６戸 で表わされ、また、第３図中）について、干渉薄膜の暦
数が２Ｎである場合の反射率の極大鳥はで表わされる。
基板面の物質が半導体或いは金属である場合には光波を
吸収するために屈折率ｎｓを複＃数で表わし ｎａ−ｎｔ−ｉｋ （ｊ −Ｊ”了）として扱う必
要がある。ただしｋは吸光係数と呼ばれる。このように
光波を吸収する基板面における反射波は入射波は対して
位相の飛びを生ずるために、基板面に接する干渉薄膜の
第一層は原則として膜厚の補正が必要となる。
吸収するために屈折率ｎｓを複＃数で表わし ｎａ−ｎｔ−ｉｋ （ｊ −Ｊ”了）として扱う必
要がある。ただしｋは吸光係数と呼ばれる。このように
光波を吸収する基板面における反射波は入射波は対して
位相の飛びを生ずるために、基板面に接する干渉薄膜の
第一層は原則として膜厚の補正が必要となる。
シｌＪコｙ（８ｉ）、ゲル’ｖ ニウム（Ｇｅ）或いは
ＧａＡｓ 、 ＩｎＡｓ 、 Ｉｎｍｂ等の半導体、又
はアルミニウム（Ａｚ）等は屈折率ｎｌＩの絶対値が概
ね３゜５以上であり、一般に １１＋＋＋（ｎム０ロｌ（ｎ ｓ となる。従って、式（１）は反射率の極小値を与える式
となる。ｎｓ及びｎｕが与えられたとき、弐〇）によっ
て与えられる反射率の極小値はｎムの関数であり、特に
ｆｌＡ”−ｎｍｎ・のとき反射光を零にし、ｎムの選択
により、干渉薄膜が存在しない場合の反射率と反射率−
１−０との間の値を選択することが可能である。
ＧａＡｓ 、 ＩｎＡｓ 、 Ｉｎｍｂ等の半導体、又
はアルミニウム（Ａｚ）等は屈折率ｎｌＩの絶対値が概
ね３゜５以上であり、一般に １１＋＋＋（ｎム０ロｌ（ｎ ｓ となる。従って、式（１）は反射率の極小値を与える式
となる。ｎｓ及びｎｕが与えられたとき、弐〇）によっ
て与えられる反射率の極小値はｎムの関数であり、特に
ｆｌＡ”−ｎｍｎ・のとき反射光を零にし、ｎムの選択
により、干渉薄膜が存在しない場合の反射率と反射率−
１−０との間の値を選択することが可能である。
又反射増加のためには、弐〇）において、薄膜層の屈折
率を光源側ｎム、基板側ｎｉとするとき、ｎム〉ｎ！す ることにより所要の反射率を設定することが可能となる
。
率を光源側ｎム、基板側ｎｉとするとき、ｎム〉ｎ！す ることにより所要の反射率を設定することが可能となる
。
前記実施例においては、基板はシリコン、干渉薄膜をか
ねるゲート絶縁膜は二酸化シリコンにより形成されたが
、ゲート絶縁膜は二酸化シリコンに限らず、窒化シリコ
ン酸化アルぐニウム等の他の絶縁性物質であってもよく
、更に基板がシリコン以外の半導体材料により形成され
ている場合であっても、同様に取扱うことが可能である
。
ねるゲート絶縁膜は二酸化シリコンにより形成されたが
、ゲート絶縁膜は二酸化シリコンに限らず、窒化シリコ
ン酸化アルぐニウム等の他の絶縁性物質であってもよく
、更に基板がシリコン以外の半導体材料により形成され
ている場合であっても、同様に取扱うことが可能である
。
本発明はＭＩＳ ＦＥＴのソース及びドレイ／領域並
びにゲート電極に干渉薄膜を被着して光束照射を行なう
ことにより、ソース及びドレイン領域とゲート′ＲＬ極
とに選択的加熱処理を行うものであって、各−のＭＩＳ
ＰＥＴに関して材料と製造方法との新しい組合せを
可能とするなどその効果は極めて大きい。
びにゲート電極に干渉薄膜を被着して光束照射を行なう
ことにより、ソース及びドレイン領域とゲート′ＲＬ極
とに選択的加熱処理を行うものであって、各−のＭＩＳ
ＰＥＴに関して材料と製造方法との新しい組合せを
可能とするなどその効果は極めて大きい。
第１図及び第２図は実施・レリを示Ｔ断面図１第３図（
ａ）及びΦンは干渉薄膜のｉｉ３！−図である。
ａ）及びΦンは干渉薄膜のｉｉ３！−図である。
Claims (1)
- 一導電製半導体基板上に設けたゲート絶縁膜上にゲート
電極を形成し、前記ゲート電極をマスクとして前記基板
とは異なる導電型を有する不純物をイオン注入後、加熱
処理を実施してソース領域及びドレイン領域を形成する
ＭＩａ型電界効果トランジスタの製造方法において、前
記ゲート電極または前記イオン注入領域上に薄膜を形成
して光束照射を行なうことを特徴とするＭＩ８！電界効
果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11814581A JPS5818967A (ja) | 1981-07-28 | 1981-07-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11814581A JPS5818967A (ja) | 1981-07-28 | 1981-07-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5818967A true JPS5818967A (ja) | 1983-02-03 |
Family
ID=14729185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11814581A Pending JPS5818967A (ja) | 1981-07-28 | 1981-07-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818967A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015001759A1 (ja) | 2013-07-04 | 2015-01-08 | 新日鐵住金株式会社 | サワー環境で使用されるラインパイプ用継目無鋼管 |
-
1981
- 1981-07-28 JP JP11814581A patent/JPS5818967A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015001759A1 (ja) | 2013-07-04 | 2015-01-08 | 新日鐵住金株式会社 | サワー環境で使用されるラインパイプ用継目無鋼管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0451071B2 (ja) | ||
| JP3165324B2 (ja) | 半導体装置の作製方法 | |
| JPS6178119A (ja) | 半導体の製造方法 | |
| JPH0317373B2 (ja) | ||
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JPS5818967A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04120738A (ja) | 薄膜トランジスタ作製方法 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPH03218640A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5928328A (ja) | 半導体装置の製造方法 | |
| JPS59103375A (ja) | シヨツトキ−接合を有する半導体装置の製造方法 | |
| JPS6360518A (ja) | 半導体層の結晶成長方法 | |
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6171636A (ja) | シリコンのエツチング方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01214110A (ja) | 半導体装置の製造方法 | |
| JP3068916B2 (ja) | 超電導薄膜の製造方法 | |
| JPH02208942A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05291294A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5928984B2 (ja) | 半導体装置の製法 | |
| JPS61248467A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62193128A (ja) | 半導体装置の製造方法 |