JPS5818815B2 - カヘンシユウハスウハツシンソウチ - Google Patents

Description

【発明の詳細な説明】 可変周波数発振器を用いて、その発振周波数を希望の値
に設定できる装置としてはフェーズロックループ（ＰＬ
Ｌ方式）が周知である。

これは第１図に示すように、ｆｏなる基準周波数で正確
に発振する基準発振器１と、通常バラクタダイオ−。

ドを用いた電圧制御形の構成の可変周波数発振器３と、
その周波数ｆなる発振出力を外部からの入力によりプロ
グラムされた分周比Ｎで分周する１／Ｎ分周器４と、１
７Ｎ分周器４の出力に得られるｆ／Ｎの周波数の信号と
基準発振器１のｆ。

。の出力とを位相比較する位相比較器２とからなシ、位
相比較器２の比較出力が可変周波数発振器３の制御電圧
として与えられる構成である。

このＰＬＬが安定した状態では（ｆｏ−ｆ／Ｎ）となり
、可変周波数発振器３の出力の周波数がＮｆｏ となる
。

従って分局比Ｎをプログラムすることにより希望周波数
の信号が得られる。

斯るＰＬＬ方式は正確に周波数を設定することが可能で
あるが、扱う周波数が高い場合、それを基準周波数ｆ。

まで分周するには、分局器の応答速度が充分早くなく、
また分局比Ｎが大きくなるという点で難点があった。

また、プログラム可能な１／Ｎ分周器４は高価且つ複雑
である欠点があった。

本発明は、ＰＬＬ方式のようにプログラム可能な１／Ｎ
分周器を必要とせず、従って扱う周波数を高くでき、安
価且つ簡単な構成の可変周波数発振装置を提案せんとす
るものである。

以下、本発明の一実施例について第２図を参照して説明
する。

第２図において、３はＰＬＬ方式に用いられるのと同様
の電圧制御形の可変周波数発振器であり、その出力端子
には制御電圧が犬になるに従って周波数ｆが上昇する出
力が得られる。

５は遅延装置例えば超音波媒体を用いた遅延線である。

遅延線５には入力側の（電気→超音波）変換器６と出力
側の（超音波→電気）変換器７が設けられ、その遅延時
間τは超音波媒体中の音速Ｖとその長さｔから、（τ＝
ｌ ／ ｖ ）で定まり、遅れ時間の精度はきわめて
良好で周波数特性は殆どない。

この遅延線５の入力側変換器６に可変周波数発振器３の
発振出力ｓＡを供給する。

そして遅延線５の出力側変換器７からτなる時間遅れ且
つ互いに１８０°の位相差を有する出力信号ＳＢ及び−
８Ｂを得る。

これらの信号ＳＢ及び−ＳＢは遅延線５の損失によりそ
のレベルは減衰したものとなる。

この遅延線５の出力信号ｓＢ及び−ＳＢは、互いに等し
い抵抗値Ｈの抵抗がブリッジ接続されたマ） ＩＪクス
回路８の一対の接続点ａ及びｂ点に供給される。

またマトリクス回路８の他の−対の接続点の一方Ｃ点は
接地され、他方ｄ点は可変周波数発振器３０発振出力Ｓ
Ａの得られる出力端子に接続される。

ここでマトリクス回路８を構成する各抵抗の値Ｒは、変
換器７の出力インピーダンスと等しくされており、従っ
てａ点及びｂ点間のインピーダンスがＲとなることによ
りインピーダンスマツチングがとられている。

また、ｄ点より供給された発振出力ＳＡはａ点及びｂ点
の夫夫に抵抗分圧により１／２のレベルとされて現れる
。

一方、ａ点及びｂ点に加えられる信号ｓＢ及び−ｓＢは
逆相であるからＣ点及びｄ点には生じない。

ここで、可変周波数発振器３０発振出力ＳＡがａｓｉｎ
ωｔで示されるとすれば、遅延線５を介された信号ＳＢ
はａ’ｓｉｎω（ｔ−τ）となるから、ａ点及びｂ点に
夫々生じる合成信号Ｓｃ及びＳｃｌは、 Ｓ Ｃ！ ： ｍ５ｉｎωｔ ＋ ｍ’ｓｉｎω（を−
τ） ・・・・・・（１）Ｓ ｃ’： ｍ５ｉｎωｔ
−ｍ’ｓｉｎω（ｔ−τ）・・・・・・（２）となる
。

これらの信号をベクトルで示せば第３図に示すものとな
る。

第３図において、ＯＡが信号ＳＡのベクトルを示し、Ａ
Ｃは信号ＳＢのベクトルを示し、ＡＣ’は信号＝ｓＢの
ベクトルを示す。

ベクトルＯＡはベクトルＡＣ及びＡｃ１に対して相対的
静止しているものと考えられ、ベクトルＡＣ及びＡＣ’
は１８０°の位相差一定でＡを中心として同方向に回転
し、その位相差はωτとなる。

従って上述の合成信号Ｓ。

及びＳＣ２はベクトルＯＣ及びＯＣ′となシ、これらは
ベクトルＡＣ及びＡＣ’により振巾変調及び位相変調を
受けることにな句この合成信号の振巾特性Ｂ及びＢ′は
、（１）及び（２）式１式％ となる。

但し、ｍ二ａ’／ ａである。ここで、遅延線（５）の
損失により、ｍ＜１とすると、（３）式及び（４）式は Ｂ ＝ ａ （１＋ｍｃｏｓωＴ ） ＝ａ ＋ ａ’ｃｏｓωτ ・・・・・・・・
・・・・（５）Ｂ’＝ ａ （１−ｍｃｏｓωｒ ） ！ ＝ａ −ａ ｃｏｓωτ ・・・・・・・・・・
・・（６）となる。

従って合成信号Ｓｃ及びＳＣ２を夫々ダイオード９及び
９′で検波することにより、（５）式及び（６）式で表
わされる振巾特性に比例した検波出力が得られる。

そして夫々の検波出力を差動増巾器１０に供給して演算
すれば、差動増巾器１０の出力電圧Ｅは、 Ｅ ＝ （２ａ’ ｃｏｓωτ）Ｋ ・・・・・・
・・・・・・・・・（７）となる。

但し、Ｋは検波効率及び差動増巾器１０の利得をかけた
ものである。

尚、（３）式及び（４）式で（ｍ＝１）ｖときは、（５
）式及び（６）式は Ｂ ＝ ２ ａ Ｉ ｃｏｓ−１・・−−−（８）
ωτ Ｂ’＝ ２ ａ Ｉ ５ｉｎ−１”＝・・＝・（９
）となる。

これらはいわゆるくし形フィルタの振巾特性である。

このときの差動増巾器１０の出力電圧Ｅは、 となる。

次に、（７）式で表わされる差動増巾器１０の出力電圧
Ｅが０どなる点を考える。

即ち：とするには、 ｃｏｓ２πｆτ＝０ ・・・・・・・・・・・・０
２）となる条件を求めれば良い。

これは、に他なら々い。

０試よりとなる。

従って、第２図に示す回路構成において差動増巾器１０
の出力端子から可変周波数発振器３０制御端子へのルー
プを除いてオーブンループとなし、−力、可変周波数発
振器３に外部より与える制餌ｊ電圧を第４図Ａに示すよ
うに上昇させて発振周波数ｆを上昇させたとすると、差
動増巾器１０の出力電圧Ｅは（７）弐〇４）式より明か
なように第４図Ｂに示すように間期的に変化するものと
なるここで、可変周波数発振器３の特性は、制御電圧ゅ
に比例して発振周波数が上昇するものであるから、第４
図Ｂの波形において、出力電圧ＥがＯとなる各点を見た
場合、正の半サイクルから負の半サイクルとなる点（黒
丸で示す）ｆｎ、ｆｎ＋１、・・・・・・では矢印のよ
うに周波数が引込まれる安定点となり、負の半サイクル
から正の半サイクルとなる点（白丸で示す）ｆｎｌ、ｆ
ｎ′＋１、・・曲は不安定点と）なる。

従って安定点ｆｎ及び不安定点ｆｎ′は（Ｊ４）式と求
まる。

この（１５１（１６）式から明かなように、成る安定点
（又は不安定点）から次の安定点（又は不安定点）まで
の周波数間隔ば１／τとなり、遅延線５の遅延時間τの
みに依存する。

遅延線５の遅延。時間τは超音波媒体の機械的寸法とそ
つ中を伝播する超音波速度で定まり、周波数による影響
は殆ど受けない。

従って本発明に依ればきわめて安定に引込み周波数間隔
を決めることができる。

また、制御電圧を可変周波数発振器３に与える。

ル・−プを構成すわば、安定点である周波数ｆｎ＋ｆｎ
＋１、・・・・・・に引込まれるように働き、従ってと
のときの発振周波数と制御電圧との関係は第４図Ａにお
いて一点鎖線で示すように階段波形となる。

今、可変周波数発振器３の基準発振周波数（初期１状態
で必ず発振する周波数）をｆｎに選ぶと、とのときの差
動増巾器１０の出力電圧ＥはＥｎに等しくなっている。

次に何らかの手段（これを周波数トリガと称する）によ
り、電圧Ｅを、（Ｅｎ′〈Ｅ＜Ｅｎ’＋１）の範囲に持
ち来たせば、発振周波数ｆはｆｎより１／τ高いｆ。

＋１に引込まれる。従って周波数トリガの数をＮとすれ
ば、発振周波数ｆは ｆ二ｆ ＋ＮＸ−・・・・・・αカ τ となる。

勿論、上昇方向のみならず下降方向についても同様に成
り立つ。

以上述べたように本発明に依れば、従来のＰＬＬ方式の
ように高周波に不適で、高価且つ複雑な１／Ｎ分周器を
使うことなく、所定間隔の周波数の信号を形成すること
ができる。

然も、この周波数間隔は遅延線５の特性で定まりきわめ
て安定なものとすることができる。

第５図は上述せる基本的構成の可変周波数発振装置の周
波数トリガをデジタル的に行なうようにした本発明の一
実施例である。

第５図において、１１は、第２図における遅延線５、マ
トリクス回路８、ダイオード９，９′及び差動増巾器１
０を含むところの制御電圧検知部である。

この制御電圧検知部１１の出力電圧Ｅは既に述べたよう
に変化し、これはバッファ増巾器１２を介して可変周波
数発振器３０制御端子に与えられる。

１３は充電用コンデンサである。

また、本例では入力のあったパルスの数Ｎに応じて可変
周波数発振器３の発振局波数が（ｆ・＋Ｎ７）だけ上昇
或“は下降するようになすもので、上昇指令のパルスは
端子１４Ｕから、フリップフロップ１５Ｕのセット端子
Ｓに供給され、下降指令のパルスは端子１４Ｄからフリ
ップフロップ１５Ｄのセット端子Ｓに供給される。

フリップフロップ１５Ｕの出力Ｑはそれが高レベルの場
合にコンデンサー３を充電するように：ダイオード１６
Ｕを介してコンデンサー３と接続され、フリップフロッ
プ１５Ｄの出力Ｑはそれが低レベルの場合にコンデンサ
ー３を放電するようにダイオード１６Ｄを介してコンデ
ンサー３と接続される。

また、フリップフロップ１５Ｕのリセット端子Ｒには波
形整形回路１８の出力が供給され、フリップフロップ１
５Ｄのリセット端子Ｈには波形整形回路１７の出力が供
給される。

波形整形回路１７及び１８には制御電圧検知部１１より
の制御電圧が供給される。

この制御電圧は前述のように周期的に変化するものであ
り、波形整形回路１７は制御電圧の負の半サイクルにお
いてパルスを発生し、波形整形回路１８はその正の半サ
イクルにおいて発生するようになされている。

このだめの具体的方法としては、波形整形回路１７゜１
８の夫々の動作するしきい値を所定の値とすれば良い。

斯る構成で端子１４Ｕから上昇指令のパルスを１個与え
たとすると、フリップフロップ１５Ｕがセットされ、そ
の出力Ｑが第６図Ａに示すように高レベルとなる。

このときフリップフロップ１５Ｄはリセット状態にあり
、その出力点は高しベルテある。

従ってコンデンサ１３が充電され、可変周波数発振器３
の発振周波数が例えばｆ にロックされていた状態から
離れて上昇する。

このとき、制御電圧は第６図Ｂに示すように変化する。

この制御電圧が不安定点ｆｎ′を越えると波形整形回路
１８から第６図Ｃに示すパルス信号が発生する。

従ってこのパルス信号の引込み周波数ｆｎ＋１近傍の立
下りでフリップフロップ１５Ｕが第６図Ａに示すように
リセットされるので、コンデンサ１３の充電は停止され
る。

そして、第６図Ｂに示す制御電圧により、その電圧を上
げようとする作用が得られて、引込み周波数ｆ。

＋１に対応する制御電圧で一定となる。

また、コンデンサ１３７５椙然放電して制御電圧が下が
ろうとするときも同様にして制御電圧が上げられる作用
により一定電圧に保持され、発振周波数はｆ。

＋１にロックされる。以下、端子１４Ｕから上昇指令の
パルスが与えられる毎に同様の動作が行なわれる。

また発振周波数がｆｎ＋１にロックされている状態から
、端子１４Ｄに１個の下降指令のパルスが与えらｎると
、フリップフロップ１５Ｄがセットされ、その出力点が
第６図りに示すように低レベルとなり、ダイオード１６
Ｄを通じてコンデンサ１３の充電電荷が放電され、発振
周波数は下降する。

そして、発振周波数が不安定点ｆｎ′を越えて更に低く
なると、波形整形回路１７から第６図Ｅに示すパルスが
発生する。

このパルスの引込み周波数ｆｎ近傍の立下りによってフ
リップフロップ１５Ｄがリセットされ、その出力Ｑが第
６図りに示すように高レベルとなり、コンデンサ１３の
放電が停止して、制御電圧が一定電圧になシ、発振周波
数ｆｎにロックされる。

以下、端子１４Ｄから下降指令のパルスが与えられる毎
に発振周波数が所定間隔で下降する。

このように、周波数トリガを上昇指令或いは下降指令の
パルスによシデジタル的に行なうときは、このパルスを
可逆カウンタ１９で数え、その内容をデコーダ２０を介
して表示装置２１に与えれば、容易に周波数表示を行な
うことができる。

第７図は本発明の他の実施例を示し、第５図と対応する
部分には同一符号を付して示す。

本例ではのこぎり波状の掃引電圧を発生する掃引回路２
８を設ける。

従って制御電圧が基準レベルより掃引を開始すれば、可
変周波数発振器３の発振周波数は上昇し、制御電圧検知
部１１の出力電圧Ｅは前述の第６図Ｂに示すように周期
的に変化する。

この出力電圧は波形整形回路２９により波形整形され、
出力電圧の正の半サイクルで発生するパルスとなされる
。

従ってこのパルスの発生した数は、掃引された周波数引
込み点の数と対応するものであり、これがカウンタ２６
により数えられる。

一方、第７図において２２は操作キーを示し、操作キー
２２の例えば押した回数に対応する数がエンコーダ２３
により所定のコードに変換されて記憶回路２４に記憶さ
れるようになされている。

また、２５は比較回路を示し、この比較回路２５は記憶
回路２４に記憶されている数とカウンタ２６の内容の数
とを比較し、両者が一致すると、検出出力を発生するも
のである。

この検出出力によす掃引停止信号発生回路２７が１駆動
され、発生した掃引停止信号が掃引回路２８に与えられ
、その結果掃引が停止し、充電コンデンサ１３により電
圧が保持されるようになされている。

斯る構成に依れば、予め操作キー２２によって設定され
た数とカウンタ２６の内容の数とが一致することにより
、そのときの引込み周波数に可変周波数発振器３の発振
周波数がロックされる。

また、掃引回路２８の掃引電圧が最大値に達したときに
、掃引回路２８がリセットされ、掃引電圧が基準電圧に
戻ると共に、カウンタ２６に対するリセットパルスが発
生し、その内容を基準値とするようになされている。

従ってキー操作により記憶回路２４の内容がカウンタ２
６の内容より小となった場合には、掃引電圧が最大とな
ってから基準レベルまでリセットされると共に、カウン
タ２６が基準値にリセットされ、再度掃引がなされ、記
憶回路２４の内容にカウンタ２６の内容が一致したとき
に、掃引が停止されそのときの発振周波数がロックされ
る。

発振周波数の表示は、カウンタ２６の内容をデコーダ３
０を介して表示装置３１に与えることによってできる。

尚、第７図に示す例は一方向（上昇方向）のみ掃引でき
るようにしたものであるが二方向（上昇及び下降方向）
の掃引を可能としてもよい。

第８図は更に本発明の他の実施例を示し、この例では可
変周波数発振器３からマ） ＩＪクス回路８へ原信号を
移相器３２を介して、供給するようにしたものである。

移相器３２は端子３３Ｕから１個の上昇指令のパルスが
供給されたときに原信号の位相を９０°進めると共に、
端子３３Ｄから１個の下降指令のパルスが供給されたと
き原信号の位相を９ ｏ Ｏ遅らせるものである。

このように構成すれば、端子３３Ｕに上昇指令のパルス
が入る毎に原信号の位相が９０°ずつ進むことになる。

これは第９図のベクトル図で時計方向を進み方向とすれ
ば、０１Ａで示され□るベクトルが、０２Ａ→０３Ａ−
＋０４Ａ→０１Ａ・・・・・・と回転することになる。

従って差動増巾器１０の出力電圧は第１０図に示すよう
に、原信号の位相が進む毎にＥ１→Ｅ２→Ｅ３→Ｅ４→
Ｅ、・・・・・・と変化し、最終的に上昇指令のパルス
の数に応じて可変周波数発振器３の発振周波数が上昇す
る。

この場合の周波数間隔は１／４τとなる。

また、端子３３Ｄから下降指令のパルスが与えられたと
きには、上述と逆の動作が行なわれ、発振周波数が１／
４τの周波数間隔で低下する。

このような第８図の回路構成に依れば、可変周波数発振
器３に対する掃引回路が必要でなくなり周辺回路を簡単
なものとすることができる利点がある。

また、周波数表示は可逆カウンタ３４により上昇指令或
いは下降指令のパルスを数え、これをデコーダ３５を介
して表示装置３６に供給することによってなしうる。

尚、前述の（８）式及び（９）式で示されるように、遅
延線５に対する入力信号とその出力信号を演算した場合
における特性がくし形フィルタの特性となるときでも本
発明は同様に適用することができる。

【図面の簡単な説明】

第１図は従来の可変周波数発振装置の構成図、第２図は
本発明の基本的構成図、第３図は本発明の説明に用いる
ベクトル図、第４図は本発明の説明に用いる一線図、第
５図は本発明の一実施例の構成図、第６図はその説明に
用いる各部波形図、第７図は本発明の他の実施例の構成
図、第８図は本発明の更に他の実施例の構成図、第９図
及び第１０図はその説明に用いるベクトル図及び波形図
である。 ３は可変周波数発振器、５は遅延線、８はマトリクス回
路、９，９は検波用ダイオード、１０は差動増巾器であ
る。

Claims (1)

【特許請求の範囲】
1. １ 制御電圧あるいは制御電流によって周波数が可変さ
   れる発振器の出力を遅延装置に供給し、互いに逆相の２
   つの遅延出力を得、上記発振器の出力を上記逆相の２つ
   の遅延出力に夫々加えて２つ：の合成信号を得、この２
   つの合成信号を夫々検波し、この検波財力の差成分を上
   記発振器にその制御電圧あるいは制御電流として帰還す
   るようにした可変周波数発振装置。