JPS58188147A - リ−ドフレ−ムの製造方法 - Google Patents
リ−ドフレ−ムの製造方法Info
- Publication number
- JPS58188147A JPS58188147A JP7194282A JP7194282A JPS58188147A JP S58188147 A JPS58188147 A JP S58188147A JP 7194282 A JP7194282 A JP 7194282A JP 7194282 A JP7194282 A JP 7194282A JP S58188147 A JPS58188147 A JP S58188147A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- leads
- lead
- gold
- punching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Punching Or Piercing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えは半導体パッケージに用いられて、刺止
半導体素子の一極導出用リードとなるリードフレームの
製造方法に関するものである。
半導体素子の一極導出用リードとなるリードフレームの
製造方法に関するものである。
この槓リードフレームとしては１例えば第１図番こ示す
よろに、１枚の金−条ｌＯをｒｌｔ＆いて、複数のり一
ド１１および半導体素子装着１１ｓ１３か形敗さ第１（
いる。また、半導体素子装置１部１３およびそこに装着
される半導体素子（図示せず）の電極か接触するり一ド
１１１２）内部側を含む領域１５に、金メッキか施され
ている。
よろに、１枚の金−条ｌＯをｒｌｔ＆いて、複数のり一
ド１１および半導体素子装着１１ｓ１３か形敗さ第１（
いる。また、半導体素子装置１部１３およびそこに装着
される半導体素子（図示せず）の電極か接触するり一ド
１１１２）内部側を含む領域１５に、金メッキか施され
ている。
このようムリードフレームの鯛造手順として、従来は図
示するようにリード１１および半導体系ｆ装置ｋｌＬ１
３を打抜き加工した後、領域１５に亘って例えはジェッ
トメッキ法によって金メッキを施していた。
示するようにリード１１および半導体系ｆ装置ｋｌＬ１
３を打抜き加工した後、領域１５に亘って例えはジェッ
トメッキ法によって金メッキを施していた。
しかしなから、このようなリードフレームの製市力法で
は、メッキを施す際の金の損失−か多かった。つまり、
半祷体諏子装ＮＩｉ郁１３およびり−ド１１１７）必ｅ
な部分のみならず、これらエツジ便１面にも金か＋１看
すると共に金メッキ液かり−ド１１を伝わり不必要な個
所にまで金メッキか施される結果とムつでいた。また、
メッキを施す腺においてリード１１のそれぞれにおける
電位か異なるため各リード１１毎のメッキ犀か不均一と
なり、不必要ＩＣ１ｋを便用する結果となっていた。
は、メッキを施す際の金の損失−か多かった。つまり、
半祷体諏子装ＮＩｉ郁１３およびり−ド１１１７）必ｅ
な部分のみならず、これらエツジ便１面にも金か＋１看
すると共に金メッキ液かり−ド１１を伝わり不必要な個
所にまで金メッキか施される結果とムつでいた。また、
メッキを施す腺においてリード１１のそれぞれにおける
電位か異なるため各リード１１毎のメッキ犀か不均一と
なり、不必要ＩＣ１ｋを便用する結果となっていた。
本発明の１的は、金メッキを施す際の金の損久谷鉢少さ
せたリードフレームの９に逸方法を徒供すること番こあ
る。
せたリードフレームの９に逸方法を徒供すること番こあ
る。
このようｌａｉ的は、１つの金−条をＴＩ抜き加工して
、リードおよび半導体素子装着部を一体成形するリード
フレームの製造方法にふいて＠ ＩＩＩＪ紀リードおよ
び半導体素子装着部の形成領域に予め金の部分メッキを
し、次いで打抜き加工を行うよろにすることによってｉ
！！成される。
、リードおよび半導体素子装着部を一体成形するリード
フレームの製造方法にふいて＠ ＩＩＩＪ紀リードおよ
び半導体素子装着部の形成領域に予め金の部分メッキを
し、次いで打抜き加工を行うよろにすることによってｉ
！！成される。
以）図面に基づいて本発明の詳細な説明する。
第２図に１本発明実施例におけるリードフレームの製造
方法の一過程を示す。図において、先ず複数のリード１
１の外部側のみを、金属条ｌＯをＪｉいて成形する。し
かる後、ｓ１図に示した半導体素子装着部１３およびリ
ード１１の内部側を含む領域１５のみ露出し、他の部分
をマスクしておき、当該領域１５のみを例えはジェット
メッキ等によるスポットメッキし部分メッキ）する。次
いで、Ｔｈ１図に示したように、メッキされた領域１５
をｒＪ抜いて半導体素子Ｓ看ｍｌ ３Ｊよびリード１１
の内部側を成形する。打抜き後に、損失した金を１収す
る。
方法の一過程を示す。図において、先ず複数のリード１
１の外部側のみを、金属条ｌＯをＪｉいて成形する。し
かる後、ｓ１図に示した半導体素子装着部１３およびリ
ード１１の内部側を含む領域１５のみ露出し、他の部分
をマスクしておき、当該領域１５のみを例えはジェット
メッキ等によるスポットメッキし部分メッキ）する。次
いで、Ｔｈ１図に示したように、メッキされた領域１５
をｒＪ抜いて半導体素子Ｓ看ｍｌ ３Ｊよびリード１１
の内部側を成形する。打抜き後に、損失した金を１収す
る。
このような製造手順とすることにより、領域１５ノ［１
、範な金１ｉｍ＆にスポットメッキできるので電位は不
均一とムらｔい故組城１５に亘って一様な厚さの蛍メッ
キかｇ＝ｊ能である。また、装置１ｉ１ｓ１３およびリ
ード１１のエツジで失われる金かないので、金の損失が
少ない。
、範な金１ｉｍ＆にスポットメッキできるので電位は不
均一とムらｔい故組城１５に亘って一様な厚さの蛍メッ
キかｇ＝ｊ能である。また、装置１ｉ１ｓ１３およびリ
ード１１のエツジで失われる金かないので、金の損失が
少ない。
ｔこた。リード１１等の打抜き面積にもよるか、あるｔ
ｊ法関係にあっては釣３０％金の損失か改善さ第１、堆
＆「すおよび実験的ｔＣもｉＩｉ紹されだ。従って、金
の損失か少ないので、リードフレームの製造コストか大
幅に低）した。
ｊ法関係にあっては釣３０％金の損失か改善さ第１、堆
＆「すおよび実験的ｔＣもｉＩｉ紹されだ。従って、金
の損失か少ないので、リードフレームの製造コストか大
幅に低）した。
Ｐ述しｔ、１ように２回のｒｌ抜き１．程を有する方法
では、リード１１の外部側を共通に打払い１こものとし
ておき、金メツキ後に、リード１１の内部惧１ｊおよび
半導体素子装着部１３の各極パターンのｆＪ込きＶ−供
することかできるので、リード１１の異極パターンを有
するり−ドフレームの！ｌＩ！造にモ好適である。
では、リード１１の外部側を共通に打払い１こものとし
ておき、金メツキ後に、リード１１の内部惧１ｊおよび
半導体素子装着部１３の各極パターンのｆＪ込きＶ−供
することかできるので、リード１１の異極パターンを有
するり−ドフレームの！ｌＩ！造にモ好適である。
なに、杓抜き上程を２回とすることなく、一枚の金ｗ７
＆粂１０にまず領域１５を金メッキし、しかる俵餉城１
５記よひリー ド１１の形成部分を同時に月抜くＪうに
してもよい。
＆粂１０にまず領域１５を金メッキし、しかる俵餉城１
５記よひリー ド１１の形成部分を同時に月抜くＪうに
してもよい。
まに１多遵のリードフレームについても本発明を過用で
きること勿論である。
きること勿論である。
第１図はリードフレームを示す平ｉｆ］−１第２図は本
発明によるリードフレームの製造方法の一実施例に記け
る一過程を示すリードフレームの平向図である。 ｌＯ・・・金属条、１１・・・リード、１３・・・半導
体素子装着部、１５・・・領域１゜
発明によるリードフレームの製造方法の一実施例に記け
る一過程を示すリードフレームの平向図である。 ｌＯ・・・金属条、１１・・・リード、１３・・・半導
体素子装着部、１５・・・領域１゜
Claims (1)
- 【特許請求の範囲】 １つの金属条を打抜き加工して、リードおよび半導体集
子装着部を一体成形するリードフレームの胸造方法にお
いて、前記リードおよび半導体素子装置１部の形成領域
に予め金の部分メッキをし。 次いで打抜き加工を行うようにしたことを特徴とするリ
ードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194282A JPS58188147A (ja) | 1982-04-27 | 1982-04-27 | リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194282A JPS58188147A (ja) | 1982-04-27 | 1982-04-27 | リ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58188147A true JPS58188147A (ja) | 1983-11-02 |
Family
ID=13475058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7194282A Pending JPS58188147A (ja) | 1982-04-27 | 1982-04-27 | リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58188147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903401A (en) * | 1989-04-03 | 1990-02-27 | Motorola, Inc. | Leadframe silver bleed elimination |
-
1982
- 1982-04-27 JP JP7194282A patent/JPS58188147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903401A (en) * | 1989-04-03 | 1990-02-27 | Motorola, Inc. | Leadframe silver bleed elimination |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58188147A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS55146951A (en) | Lead frame | |
| US3851383A (en) | Method of contacting a semiconductor body having a plurality of electrodes utilizing sheet metal electric leads | |
| JPH05102364A (ja) | 電子部品用リードフレームの製造方法 | |
| JPH0783081B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JP2001007268A (ja) | 半導体装置及びその製造方法 | |
| JPS5533058A (en) | Method of manufacturing diode | |
| JPH0815191B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JPH03104148A (ja) | 半導体集積回路用パッケージ | |
| JPS55133561A (en) | Method of fabricating lead frame for semiconductor | |
| JP2784352B2 (ja) | リードフレームの製造方法 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH02302068A (ja) | トランスファーモールド型混成集積回路 | |
| JPS6340351A (ja) | リ−ドフレ−ム | |
| JP2556325B2 (ja) | Ｉｃカ−ド用リ−ドフレ−ム | |
| JPS5895851A (ja) | リ−ドフレ−ム | |
| JPH03116770A (ja) | 半導体装置用リードフレーム | |
| JPS6285453A (ja) | Ｉｃ用リ−ドフレ−ム材 | |
| JPH029692A (ja) | Ｉｃカード用モジュールの製造方法 | |
| JPH05275603A (ja) | リードフレーム用金属板 | |
| JPS59181654A (ja) | 半導体モジユ−ル用端子板 | |
| JPH0488662A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPS63147353A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0714960A (ja) | 半導体装置用リードフレーム | |
| JPS6424602A (en) | Mounting method for chip type inductor |