JPS58187010A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS58187010A JPS58187010A JP57072396A JP7239682A JPS58187010A JP S58187010 A JPS58187010 A JP S58187010A JP 57072396 A JP57072396 A JP 57072396A JP 7239682 A JP7239682 A JP 7239682A JP S58187010 A JPS58187010 A JP S58187010A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- output
- amplifier
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は増幅回路の構成に係り、特に初段差動増幅段
の差動形出力をシングルエンド形式の出力に変換して取
り出す増幅回路の改良に関するものである。
の差動形出力をシングルエンド形式の出力に変換して取
り出す増幅回路の改良に関するものである。
第１図は従来の増幅回路の一例を示す回路図で、入力端
＋１Ｎ１．ＩＮ２間に入力される信号を、エミッタを共
通に接続されたｎｐｎ ）ランジスタＱ、＋ ＋ Ｑ２
と、その共通エミッタ接続点および接地点の間に接続さ
れた定電流源工１と、両トランジスタＱ１ ＊ Ｑ２の
それぞれのコレクタおよび電源Ｖ。０の間に接続された
コレクタ抵抗Ｒ１＋ Ｒ２とで構成された初段差動増幅
器で増幅し、両トランジスタＱｌ＋ Ｑ２のコレクタ間
から得られるこの増幅出力を上記初段の増幅器とは逆極
性の２段目の差動増幅器を構成するＩ）ｎｐ）ランジス
タＱａ ＋ Ｑａのペース間に供給している。この２段
目の差動増幅りは同トランジスタＱａ ＋ Ｑ４のエミ
ッタはそれぞれ抵抗Ｒ３、Ｒ４を介して互いに接続され
、この接続点と電源■。。との間にはｐｎｐトランジス
タＱ５とその−く−ス寛位を所定値に保つダイオードＤ
ｉおよびＲ５の直列接続体とからなる定電流回路が設け
られ、トランジスタＱ３のコレクタは直接接地され、か
つ、トランシタＱ４のコレクタは負荷抵抗Ｒ，を介して
接地されてｎ構成されており、出力はトランジスタＱ４
のコレクタから引出された出力端子ＯＵＴと接地点との
間にシングルエンド形式で得られる。なお、２段目の増
幅器の第１」得は抵抗値をＲ３＝ Ｒ４＝ Ｒ，とする
と利得Ｇ＝Ｆ、Ｌ／２Ｒ，となる。
＋１Ｎ１．ＩＮ２間に入力される信号を、エミッタを共
通に接続されたｎｐｎ ）ランジスタＱ、＋ ＋ Ｑ２
と、その共通エミッタ接続点および接地点の間に接続さ
れた定電流源工１と、両トランジスタＱ１ ＊ Ｑ２の
それぞれのコレクタおよび電源Ｖ。０の間に接続された
コレクタ抵抗Ｒ１＋ Ｒ２とで構成された初段差動増幅
器で増幅し、両トランジスタＱｌ＋ Ｑ２のコレクタ間
から得られるこの増幅出力を上記初段の増幅器とは逆極
性の２段目の差動増幅器を構成するＩ）ｎｐ）ランジス
タＱａ ＋ Ｑａのペース間に供給している。この２段
目の差動増幅りは同トランジスタＱａ ＋ Ｑ４のエミ
ッタはそれぞれ抵抗Ｒ３、Ｒ４を介して互いに接続され
、この接続点と電源■。。との間にはｐｎｐトランジス
タＱ５とその−く−ス寛位を所定値に保つダイオードＤ
ｉおよびＲ５の直列接続体とからなる定電流回路が設け
られ、トランジスタＱ３のコレクタは直接接地され、か
つ、トランシタＱ４のコレクタは負荷抵抗Ｒ，を介して
接地されてｎ構成されており、出力はトランジスタＱ４
のコレクタから引出された出力端子ＯＵＴと接地点との
間にシングルエンド形式で得られる。なお、２段目の増
幅器の第１」得は抵抗値をＲ３＝ Ｒ４＝ Ｒ，とする
と利得Ｇ＝Ｆ、Ｌ／２Ｒ，となる。
このように、第１図に示した従来の増幅回路は差動形式
の入力信号を増幅し、シングルエンド形式の出力に変換
して取り出すことができるが、その回路構成を見ると、
２段目の増幅器部分でトランジスタ３個、ダイオード１
個、抵抗４個というように多くの部品を必要とし、更に
所要直流電流として出力負荷に流れる電流を工２とする
と、これ以外にトランジスタＱ３に■２．ダイオードＤ
Ｉおよび抵抗Ｒ５からなるバイアス回路にほぼ２工２の
電流か必要であ４゜ この発明は以上のような点に鑑みてなされたもので、所
要部品数も少なく所要直流電流も少なくて、同等の効果
の得られる増幅回路を提供することを目的としている。
の入力信号を増幅し、シングルエンド形式の出力に変換
して取り出すことができるが、その回路構成を見ると、
２段目の増幅器部分でトランジスタ３個、ダイオード１
個、抵抗４個というように多くの部品を必要とし、更に
所要直流電流として出力負荷に流れる電流を工２とする
と、これ以外にトランジスタＱ３に■２．ダイオードＤ
Ｉおよび抵抗Ｒ５からなるバイアス回路にほぼ２工２の
電流か必要であ４゜ この発明は以上のような点に鑑みてなされたもので、所
要部品数も少なく所要直流電流も少なくて、同等の効果
の得られる増幅回路を提供することを目的としている。
第２図はこの発明の一実施例を示す回路図で、初段の差
動増幅器は実質的には第１図の従来回路のそれと同一で
ある。２段目の差動増幅器はコレクタが電源ｖｃｏに接
続されたｎｐｎ ）ランジスタＱ６と、そのエミッタに
抵抗Ｒ６を介してエミッタが接続されコレクタか負荷抵
抗ＲＬ介して接地されたｐｎｐトランジスタＱ７とから
なるカスコード形差動増幅器で構成されている。初段増
幅器からの差動出力はトランジスタＱ１およびＱ２のコ
レクタからそれぞれトランジスタＱ７およびＱ６のペー
スに供給されるので、両トランジスタＱｒ ＋ Ｑ６の
ヘース°エミッタ間電圧の合計に相当する両ベース間電
圧をキャンセルし１更に温度補償のために抵抗Ｒ１に直
列にダイオードＤ２およびＤ３が挿入されている。
動増幅器は実質的には第１図の従来回路のそれと同一で
ある。２段目の差動増幅器はコレクタが電源ｖｃｏに接
続されたｎｐｎ ）ランジスタＱ６と、そのエミッタに
抵抗Ｒ６を介してエミッタが接続されコレクタか負荷抵
抗ＲＬ介して接地されたｐｎｐトランジスタＱ７とから
なるカスコード形差動増幅器で構成されている。初段増
幅器からの差動出力はトランジスタＱ１およびＱ２のコ
レクタからそれぞれトランジスタＱ７およびＱ６のペー
スに供給されるので、両トランジスタＱｒ ＋ Ｑ６の
ヘース°エミッタ間電圧の合計に相当する両ベース間電
圧をキャンセルし１更に温度補償のために抵抗Ｒ１に直
列にダイオードＤ２およびＤ３が挿入されている。
この実施例回路でも、２段目の増幅器の利得は抵抗Ｒ６
の値を２Ｒ，とすると、利得Ｇ＝ＲＬ／２Ｒ１となり、
従来回路と同一利得が得られる。しかも、その所要直流
電流はトランジスタｌ；ＬａｅＱ７および負荷抵抗Ｒ，
の直列回路を流れる電流工１のみである。
の値を２Ｒ，とすると、利得Ｇ＝ＲＬ／２Ｒ１となり、
従来回路と同一利得が得られる。しかも、その所要直流
電流はトランジスタｌ；ＬａｅＱ７および負荷抵抗Ｒ，
の直列回路を流れる電流工１のみである。
なお、この実施例回路において、トランジスタＱ６のコ
レクタに負荷を接続して、これから出力を得るようにす
ることも可能であり、抵抗Ｒ６を省いて利得を上けるこ
とも可能である。更に、ダイオードＤ２．Ｄ３を挿入す
る代りに抵抗Ｒ１の値を少し大きくしてもよいが、温度
補償効果はなくなる。
レクタに負荷を接続して、これから出力を得るようにす
ることも可能であり、抵抗Ｒ６を省いて利得を上けるこ
とも可能である。更に、ダイオードＤ２．Ｄ３を挿入す
る代りに抵抗Ｒ１の値を少し大きくしてもよいが、温度
補償効果はなくなる。
以上＆明したように、この発明になる増幅回路では２段
目に１）ｎＰ ）ランジスタとｎｐｎ ）ランジスタと
負荷抵抗との直列接続回路からなるカスコード形差動増
幅器を用いたので、所賛回路部品数は少なく、しかも所
要直流電流も大幅に減少できる。
目に１）ｎＰ ）ランジスタとｎｐｎ ）ランジスタと
負荷抵抗との直列接続回路からなるカスコード形差動増
幅器を用いたので、所賛回路部品数は少なく、しかも所
要直流電流も大幅に減少できる。
第１図は従来の増幅回路の一例を示す回路図、第２図は
この発明の一実施例を示す回路図である。 図において、Ｑｌｌ Ｑ２は初段の差動増幅器を構成す
るトランジスタ、Ｑ６はｎｐｎ ）ランジスタ、Ｑ７は
ｐｎｐ ）ランジスタ、Ｒ６はエミッタ間抵抗、ＲＬは
負荷抵抗、ＯＵＴは出力端子である。 なお、図中同一符号は同一または相当部分を示す。
この発明の一実施例を示す回路図である。 図において、Ｑｌｌ Ｑ２は初段の差動増幅器を構成す
るトランジスタ、Ｑ６はｎｐｎ ）ランジスタ、Ｑ７は
ｐｎｐ ）ランジスタ、Ｒ６はエミッタ間抵抗、ＲＬは
負荷抵抗、ＯＵＴは出力端子である。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ＋１１ 初段の差動増幅器からの差動出力の一方の端
子がベースに接続されたｎｐｎ）ランジスタと、上記差
動出力の他方の端子かペースに接続されエミッタか上記
ｎｐｎ）ランジスタのエミッタに直接またはエミッタ間
抵抗を介して接続されたｐｎｐ）ランジスタと、負荷抵
抗とを直列に接続し上記負荷抵抗の両端に発生する電圧
を出力として取り出せるようにした第２段のカスコード
形差動増幅器を備えたことを特徴とする増幅回路。 （２）負荷抵抗かｐｎｐ トランジスタのコレクタに接
続されたことを特徴とする特許請求の範囲第１項記載の
増幅回路。 （３） 負荷抵抗がｎｐｎ トランジスタのコレクタ
に接続されたことを特徴とする特許請求の範囲第１歩記
載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072396A JPS58187010A (ja) | 1982-04-26 | 1982-04-26 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072396A JPS58187010A (ja) | 1982-04-26 | 1982-04-26 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58187010A true JPS58187010A (ja) | 1983-11-01 |
Family
ID=13488061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57072396A Pending JPS58187010A (ja) | 1982-04-26 | 1982-04-26 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58187010A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831044A (ja) * | 1971-08-26 | 1973-04-24 | ||
| JPS50102244A (ja) * | 1974-01-09 | 1975-08-13 |
-
1982
- 1982-04-26 JP JP57072396A patent/JPS58187010A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831044A (ja) * | 1971-08-26 | 1973-04-24 | ||
| JPS50102244A (ja) * | 1974-01-09 | 1975-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1529068A (en) | Differential amplifier circuit | |
| JPS6119170B2 (ja) | ||
| EP0131340B1 (en) | Current stabilising circuit | |
| JPH0476524B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| JPS6243244B2 (ja) | ||
| JPH06196945A (ja) | 差動増幅回路 | |
| GB1579077A (en) | Differential amplifiers | |
| JPS58187010A (ja) | 増幅回路 | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6259926B2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPS6325769Y2 (ja) | ||
| JPS6324653Y2 (ja) | ||
| JP2982188B2 (ja) | 差動増幅回路 | |
| KR830001980B1 (ko) | 전력 증폭 회로 | |
| JPS6139766B2 (ja) | ||
| JPS5925407A (ja) | 演算増幅回路 | |
| JPH0221723A (ja) | プリスケーラ用の前置増幅回路 | |
| JPS6282805A (ja) | 入力回路 |