JPS58186859A - 履歴情報記録方式 - Google Patents

履歴情報記録方式

Info

Publication number
JPS58186859A
JPS58186859A JP57068204A JP6820482A JPS58186859A JP S58186859 A JPS58186859 A JP S58186859A JP 57068204 A JP57068204 A JP 57068204A JP 6820482 A JP6820482 A JP 6820482A JP S58186859 A JPS58186859 A JP S58186859A
Authority
JP
Japan
Prior art keywords
storage means
signal
historical information
comparator
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57068204A
Other languages
English (en)
Inventor
Hideo Tamura
秀夫 田村
Yukihiko Kitano
北野 之彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57068204A priority Critical patent/JPS58186859A/ja
Publication of JPS58186859A publication Critical patent/JPS58186859A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は計算機システムのハングアップ時に、ハングア
ップに至る迄の動作状況を知るための履歴情報の記録方
式に関する。
(b)  従来技術と問題点 従来の履歴情報記録方式は履歴情報の記録を各単位時間
毎に記憶手段に記憶しており、従って履歴情報に変化が
あっても無くても記憶されるため、計算機システムに於
てハングアップが発生し、同一の履歴情報が繰り返し記
憶されると記憶手段は同一情報のみ残され、ハングアッ
プするに至った情報が失なわれてしまうことがある。即
ち記憶手段の容量には限度があり、経済的にその容量は
定められるがハングアップ状態になったと判断きれる迄
の経過時間は比較的長く、その間に必要とする情報は消
去され、同一情報の繰り返しのみ記録されていることに
なる欠点がある。
(c)  発明の目的 本発明の目的は上記欠点を除くため履歴情報に該情報に
続けて記憶させ且つ履歴情報と該経過時間とは区別して
読出せるように記号を付して記憶させ、ハングアンプす
るに至った経過を示す変化する履歴情報と同一情報の経
過時間とを記憶する手段を提供することにある。・ (d)  発明の構成 本発明の構成は履歴情報を記憶する第1.第2゜第3の
記憶手段と、該第1及び第2の記憶手段の記憶内容を比
較する比較手段と、該比較手段の不一致信号により零復
帰し一致信号により歩進を続ける計数手段と、該比較手
段の不一致信号により前記第1の記憶手段の出力を前記
第3の記憶手段に接続し、一致信号により該計数手段の
出力を該第3の記憶手段に接続する切替手段と、該比較
手段の不一致信号で第3の記憶手段のアドレスを歩進さ
せ一致信号で該アドレスを固定するアドレス記憶手段と
を設け、第2の記憶手段・は渠1の記憶手段の記憶内容
を単位時間遅れて記憶し、前記比較手段は第1の記憶手
段と第2の記憶手段との記憶内容が同一の時は一致信号
を不一致の時は不一致信号全送出し、第3の記憶手段は
前記アドレス記憶手段の指示するアドレスに履歴清報と
前記計数子役の計数1直と全判別して読出し得る如く記
憶するようにしたものである (e)  発明の実施例 第1図は本発明の一実薗例を示す回路のブロック図であ
る。履歴情報は端子Aより入りデータレジスタ1に一旦
格納される。データレジスタ1に入った履歴情報は次の
クロックで切替器5とデータレジスタ2と比較器6とに
送られる。データレジスタ2にはデータレジスタ1の1
クロツク前の覆歴trI報が入っており同時に比較器に
送出されム従ってデータレジスタ1より送出された履歴
情報と1クロツク前に送出した履歴情報が比較器6で比
較される。比較器6は履歴情報全比較し同一ならば一致
信号全同一でなければ不一致信号全送出 3− する。
比較器6から不一致信号が送出されると切替器5はデー
タレジスタ1の出力音メモリ7に」妾続し該不一致信号
でメモリ7にデータレジスタ1の履歴情報を書込む。こ
の時のメモリアドレスは′アドレスレジスタ3の指示す
るアドレスである。アドレスレジスタ3は該不一致信号
によりメモリ7のアドレスを+1する。切替器4はアド
レスレジスタ3のアドレスを初期設定する場合端子Bへ
接続する。カウンタ8は最後の1ビ、ソトが常に′1”
で2ビツト目よりR1数値が歩進するカウンタで比較器
6の出力が不一致信号の時リセットされ、一致信号の時
歩進する。
比較器6から一致信号が送出されると切替器5はカウン
タ8の出力側に切替わりカウンタ8の計数値全メモリ7
に送る。アドレスレジスタ3は一致イキー号によりアド
レスの歩進を止めメモリ7の同−一−アドレスにカウン
タ8の計数値を一致イム号の続く1退りh己憶させる。
第2図はメモリ7の履歴情報とカウンタ8の計=4− 数値との記録状態の一例を示す。履歴1より順に1番地
ずつ履歴2及び履歴3と記録され、履歴3でハングアッ
プが発生し、同一情報が繰り返し入力したとするとカウ
ンタ8の計数1直がカウンタで示す番地に記録され、計
数を繰り返すごとに該計数値が更新されて記録される。
本例では26クロツク分同−情報が入力した後情報が変
化し部属4に新たに記録され始めた事を示す。又最後の
ピントが°“0”であるのは履歴情報で1′′であるの
はカウンタ8の計数データであることを示し、履歴情報
とカウンタの計数データの差を明確に判別することが出
来る。
(f)  発明の詳細 な説明した如く本発明は履抛情報に変化のめ間か判別し
て読出せるようにしたため計算機システムのハングアッ
プするに至った履歴を経済的に記憶することかり能で、
保守試験業務金谷易にすA羽1嬰Hすh入よf1枯ζ点
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路のブロック図であ
る 第2図はメモリ内の履歴情報とカウンタのd1数1
直の記録状態の一例を示す図である。 1.2はデータレジスタ、3はアドレスンジスタ、4.
5は切替器、6は比軟器、7はメモリ、8はカウンタで
ある。

Claims (1)

    【特許請求の範囲】
  1. 履歴情報を記憶する第1.第2.第3の記憶手段と、該
    第1及び第2の記憶手段の記憶内容を比較する比較手段
    と、該比較手段の不一致信号により零榎帰し一致信号に
    より歩進を続ける計数手段と、該比較手段の不一致信号
    により前記$1の記憶手段の出力を前記第3の記憶手段
    に接続し、一致信号により該計数手段の出力を該第3の
    記憶手段に接読する切替手段と、該比較手段の不一致信
    号で第3の記憶手段のアドレスを歩進させ一致信号で該
    アドレスを固定するアドレス記憶手段とを設け、第2の
    記憶手段は第1の記憶手段の記憶内容全単位時間遅れて
    記憶し、前記比較手段は第1の記憶手段と第2の記憶手
    段との記1、鑞内谷が同一の時は一致信号を不一致の時
    は不一致信号全送出し、第3の記憶手段は前記アドレス
    記憶手段の指示するアドレスに履歴ii報と前記計数手
    段の計数値と全判別して読出し得る如く記憶すること″
    lt特徴とする履歴情報記録方式。
JP57068204A 1982-04-23 1982-04-23 履歴情報記録方式 Pending JPS58186859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57068204A JPS58186859A (ja) 1982-04-23 1982-04-23 履歴情報記録方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57068204A JPS58186859A (ja) 1982-04-23 1982-04-23 履歴情報記録方式

Publications (1)

Publication Number Publication Date
JPS58186859A true JPS58186859A (ja) 1983-10-31

Family

ID=13367023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57068204A Pending JPS58186859A (ja) 1982-04-23 1982-04-23 履歴情報記録方式

Country Status (1)

Country Link
JP (1) JPS58186859A (ja)

Similar Documents

Publication Publication Date Title
JPH0828053B2 (ja) データ記録方法
JPS58186859A (ja) 履歴情報記録方式
JPS578829A (en) Input and output controller
SU1278980A1 (ru) Буферное запоминающее устройство
SU1582202A1 (ru) Устройство дл поиска информации на ленточном носителе записи
JP2667702B2 (ja) ポインタリセット方式
SU1550525A1 (ru) Устройство дл сопр жени канала св зи с ЭВМ
SU1179349A1 (ru) Устройство дл контрол микропрограмм
JPS58186860A (ja) 履歴情報記録方式
SU1022216A1 (ru) Устройство дл контрол доменной пам ти
SU1674255A2 (ru) Запоминающее устройство
SU886000A1 (ru) Устройство дл обработки прерываний
SU1571593A1 (ru) Устройство дл контрол цифровых узлов
JP2717577B2 (ja) セクタマーク検出装置
SU840874A1 (ru) Устройство дл сопр жени цифровой вы-чиСлиТЕльНОй МАшиНы C пЕРифЕРийНыМи уСТРОй-СТВАМи
SU777654A1 (ru) Устройство дл управлени накопителем на магнитных дисках
SU1437920A1 (ru) Ассоциативное запоминающее устройство
SU1275548A1 (ru) Устройство дл контрол интегральных микросхем оперативной пам ти
KR880001221B1 (ko) 독출신호의 인터페이스 회로
SU1755284A1 (ru) Устройство дл контрол информации
JPH0114595B2 (ja)
SU830386A1 (ru) Микропрограммное устройствоупРАВлЕНи
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
SU1392594A1 (ru) Одноразр дное стековое запоминающее устройство
SU1509871A1 (ru) Устройство дл сортировки информации