JPS58186860A - 履歴情報記録方式 - Google Patents

履歴情報記録方式

Info

Publication number
JPS58186860A
JPS58186860A JP57068205A JP6820582A JPS58186860A JP S58186860 A JPS58186860 A JP S58186860A JP 57068205 A JP57068205 A JP 57068205A JP 6820582 A JP6820582 A JP 6820582A JP S58186860 A JPS58186860 A JP S58186860A
Authority
JP
Japan
Prior art keywords
address
storage means
history information
register
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57068205A
Other languages
English (en)
Inventor
Yukihiko Kitano
北野 之彦
Hideo Tamura
秀夫 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57068205A priority Critical patent/JPS58186860A/ja
Publication of JPS58186860A publication Critical patent/JPS58186860A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明は計算機システムのノ・ンクアツブ時に、ハング
アップに至る迄の動作状況ケ知るための履歴情報の記録
方式に関rる。
lb)  従来技術と問題小 従来の履歴情報記録方式は履歴情報の韻録金各単位時間
毎に記憶手段に記憶17′7おり、従って履歴情報に変
化がおっても無くても記憶?t1,5左め、計算機シス
テムに於てノ・ングアノノか発生し、同一の履歴情報が
繰り返し記憶官7′Lると記憶手段は同一情報l)み残
され、ノ\ングアップするに至った情報が失なわわてし
1つことがある。即ち記憶手段の容量には限度があり、
経済的ifζその容量は定ν)られるがハンダアップ状
態にhりだと判断される迄の経過時間は比較的長く、七
〇■1に必要とする情報は消去され、同一情報の繰り遅
シ、7び)み記録されていることになる欠点がある。
fc)  発明の目的 本発明の目的は上S己欠点を除くため履歴情報に時間と
を同1寺に読出ぜるようにしてノ・ングアッノ゛4−る
に至った経過ケ示す変化する履歴情報と同一情報のH適
時間とと記憶1−る履歴情報記録方式全提供することに
ある。
(di  発明の構成 本発明の構成は履歴情@を記憶する第1.第2゜第3の
記憶手段と、該第1及び第2の記憶手段のNI歴情報を
比較「る比較手段と、該比較手段の不−叙信匈Vこより
零復帰し一致・1ぎ号によジ歩進を軟は心引数手段と、
該比較手段の不一致信瀉で第3の記憶手段のアドレス全
歩進訟−ビー攻信号C餘つ′ドレスを固定するアドレス
b己1意子段とで設け、第2の記憶手段は第1の記憶手
段の履歴情報全単位時1i1遅)1.て内U2憶し、前
記比較手段は第1の記憶手段と第2の記憶手段との履歴
情報が同一の時は一致信乞を不一致の時は不一致信号を
送出し、第1の紀1.は手段は前口己計数手段の計数値
ヶ履歴情報と同時vC1己I:t& (、、第3のd田
型手段は前記アドレス記憶手段の指示するアドレスに第
1記憶手段の記憶内容奮起1意するようにしたものであ
る。
(el  発明の実施例 第1図は本発明の一実施例金示す回路のブロック図であ
る。履歴情報は端子Aより入りデータレジスタ1に一旦
格納される。データレジスタlに入った履歴情報は次の
クロックでデータレジスタ2と比較器6に送らrLる。
データレジスタ2にはデータレジスタlの1クロツク前
の履R1)ifNが入っており同時に比較器6に送出i
jlる。従ってデータレジスタ1より送出された履歴情
報と1クロツク前に送出された履歴情報が比較器6で比
tJれるn比較器6は履歴情報を比較して同一ならrl
一致信号を同一でなりれは不一致信号金送出する。
比較器(5から不一致信号が送出されるとメモリ5はア
ドレスレジスタ3の指示するアドレスにデータレジスタ
lの記憶内容を1込む。アドレスレジスタ3Fi比較器
6からの不一致信号Cメモリ5のアドレスを+1する。
切替器4はアドレスレジスタ3のアドレるを初期設定す
る場合端子Bに接3− 続する。カウンタ7は比較器6からの不一致信号により
リセットさJ′)、るため、該計数値は′0″で、その
出力はデータレジスタ1に記憶される。
比較器6から一致信号が送出?れるとメモリ5はアドレ
スレジスタ3の指示するアドレスにデータレジスタ1の
記憶内容全書込む。アドレスレジスタ3は比較器6から
の一致信号でメモリ5のアドレスを歩進Bゼぬため、比
較器6からの一致信号送出が続く限りメモリ5の同一ア
ドレスにデータレジスタ1の記憶内容が書込1れる。カ
ウンタ7は比較器6からの一致信号により歩進を続け、
その出力全データレジスタ1に記1意智せる。カウンタ
7はオーバーフローすると最終ピントが″1″第2図は
メモリ5の履歴情報とカウンタ7の計数値の記録状態の
一例金示す。アドレス1より順に1番地ずつデータレジ
スタlの記憶内容が−d込まれ履歴情報が8ビツト、カ
ウンタ7のオーバー4− 4ビツトで表示する。アドレス1と2は履歴情報に変化
があり比較器6の不一致信ぢにより書込まれたデータで
アドレス3は同一履歴情報が7クロツク分続いた事を示
す。アドレス4は履歴情報が変化して書込まれ、アドレ
ス5は同一履歴情報が16クロツク以上続いた事を示し
9、カウンタ7がオーバーフローした表示″′l”が記
録されている。
アドレス6は又履歴情報が変化した事を示t。
(fl  発明の詳細 な説明した如く本発明は履歴情報に変化のめ憶させるた
め計算機システムのハングアップするウンタの容量を変
えて実行し得るため必要以上のメモリ容量全節減1,4
る□従って経済的に保守試験業務に寄与し得る履歴情報
を提供し得る効果は大なるものがある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路のブロック図であ
る。 第2図はメモリ内の履歴情報とカウンタの計数値の記録
状態の一例金示す図である。 1.2はデータレジスタ、3はアドレスレジスタ。 4は切替器、5はメモリ、6は比較器、7しよりウンタ
である。

Claims (1)

    【特許請求の範囲】
  1. 履歴情報を記憶する第1.第2.第3の記憶手段と、該
    第1及び第2の記憶手段の履歴情報を比較する比較手段
    と、該比較手段の不一致信号、でよジ零復帰し一致信号
    により歩進を続ける計数手段と、該比較手段の不一致信
    号で第3の記憶手段リアトレスを歩進さぞ一致信号で該
    アドレスを固定するアドレス記憶手段とで設け、第2の
    記憶手段は第1の記憶手段の履歴情報?単位時間遅れて
    記憶し、前記比較手段・は第1の記憶手段とあ2の記憶
    手段との履歴情報〃・同一の時、ニ一致1g号?不一致
    の時は不一致信号亡送出し、第1の記憶手段、櫨前記計
    数手段の計数値を履歴情報と同時に記憶し、第3の記憶
    手段は前言ロアドレス記憶手段の指示するアドレスに第
    1記僧午以の記憶内接そ配慮すること全特徴とする履歴
    情報記録方式〇
JP57068205A 1982-04-23 1982-04-23 履歴情報記録方式 Pending JPS58186860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57068205A JPS58186860A (ja) 1982-04-23 1982-04-23 履歴情報記録方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57068205A JPS58186860A (ja) 1982-04-23 1982-04-23 履歴情報記録方式

Publications (1)

Publication Number Publication Date
JPS58186860A true JPS58186860A (ja) 1983-10-31

Family

ID=13367050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57068205A Pending JPS58186860A (ja) 1982-04-23 1982-04-23 履歴情報記録方式

Country Status (1)

Country Link
JP (1) JPS58186860A (ja)

Similar Documents

Publication Publication Date Title
US3209330A (en) Data processing apparatus including an alpha-numeric shift register
US4873667A (en) FIFO buffer controller
US4860228A (en) Non-volatile memory incremental counting system
US5127088A (en) Disk control apparatus
EP0386719B1 (en) Partial store control circuit
JPS58186860A (ja) 履歴情報記録方式
US4584619A (en) Programmable servo pattern generator
US3665424A (en) Buffer store with a control circuit for each stage
JPS58186859A (ja) 履歴情報記録方式
JPS5941336B2 (ja) バツフアメモリ装置
SU1151955A1 (ru) Устройство дл делени
SU970480A1 (ru) Запоминающее устройство с самоконтролем
SU966687A1 (ru) Устройство дл сопр жени
SU1755284A1 (ru) Устройство дл контрол информации
SU898506A1 (ru) Запоминающее устройство
SU1474742A1 (ru) Буферное запоминающее устройство
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
JPS6045853A (ja) 履歴診断方式
SU1660007A1 (ru) Устройство для контроля переходов
SU1026138A1 (ru) Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте
SU1437920A1 (ru) Ассоциативное запоминающее устройство
SU1317487A1 (ru) Запоминающее устройство с исправлением информации в отказавших разр дах
SU1043742A1 (ru) Двухуровневое оперативное запоминающее устройство
SU1059560A1 (ru) Устройство дл сопр жени процессора с пам тью
JPS6059454A (ja) Eepromへの計数デ−タ収納方法