JPS58185012A - Ｐｃｍ信号の記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 情報信号、例えばオーディオ信号を記録再生する場合、
このオーディオ信号をＰＣＭ化すれば、高品位の記録再
生ができる。

情報信号をＰＣＭ化して磁気テープに記録再生する★式
としては回転ベッドによる方法がある。この回転ヘッド
による方法において、例えば回転ヘッドを複数佃例えば
２個用いる場合には、通常は回転ヘッドをほぼ３６０”
−１８０°の角間隔で取り付けるとともに磁気テープを
案内ドラムに対して同じ角節囲分（１８０’角閣囲）に
巻き付け、２＠の回転ヘッドによって交互にそれぞれ１
本ずつの斜めのトラックを形成してＰＣＭ信号を配録す
るようにしている。

ところで、この記録に鰭たっては一般的には、各ｌトラ
ック分として記録されたデータ（ｌセグメントのデータ
）をそのｔｔの時系列でテープ上に１トラック分として
記録するようにしているため、そのｌトラック分の再生
データがドロップアウト等によって欠落すると、この１
トラック分相当の時間の間、データが全く存在しない状
態を生ずることとなる。これは、いわゆるＩＩり修正回
路において、例えばその前のｌセグメント分のデータを
用いて補間するいわゆる前置ホールドなどの手法により
修整することができるが、全く欠落してしまったデータ
を前のデータで補間するようになるため信号の劣化は免
がれないという欠点がある。

この発明は以上の点に鑑みｌトラック（ｌセグメント）
分のデータが再生時に欠落し九としても元の時系列のデ
ータとしてみた場合はデータはほぼ欠落することなく連
続するようにして、バーストエラーに対する強化を図る
とともに誤り修整として高度の手法を容易に用いること
ができ、修整後においては信号の劣化も殆んど目立たな
いようにすることができるようにし九ものを提供しよう
とするものである。

以下、この発明の一例を、オーディオ信号をＰＣＭ化し
て記録する場合を例にとって図を参照しながら説明しよ
う。

ところで、回転ヘッド装置にてＰＣＭ信号を記録すると
き、回転ヘッド装置が従来の通常の場合Ｏように、例え
ば回転ヘッドが２（１で、その角間隔が１８０°である
場合に、テープの案内ドラムに対する巻き付は角も同じ
であると、２個のヘッドはテープ上を交互に連続的に走
査して、時間的空間なく連続的にトラックが形成される
ようになるため、オーディオＰＣＭ信号に誤シ訂正用の
／譬すテイ郷の冗長データを付加するための時間的予裕
がその壕まではなくなってしまう、このため、信号遅延
用のバッファメモリを用いる等しなければならない。

また、しかも時間的予裕がないため、信号処理が複雑に
なりやすいという欠点がある。

この例は、特にこの回転ヘッド方式のＰＣＭオーディオ
信号の記録再生装置として上記のような欠点のない新規
な装置の場合の例である。

第１図はこの新規な装置に用いる回転ヘッド装置の一例
で、これは回転磁気ヘッドが２個の場合である。この場
合、この２＠の回転ヘッド（ＩＡ）及び（ＩＢ）はμｍ
Ｑ−”−ｔｓｏ６の角間隔を保って配置される、一方磁
気テープ（２）がテープ案内ドラム（３）の周面にその
１８０＠角範囲よりも小さい例えば９０°の角範囲区間
に巻き付けられるようにされる。そして回転ヘッド（Ｉ
Ａ）及び（ＩＢ）が１秒間に３００回転割合で図中（５
Ｈ）で示す方向に回転させられるとともにテープ（２）
が矢印（５Ｔ）で示す方向に所定の速度で走行されて、
回転ヘッド（ＩＡ）及び（ＩＢ）によね磁気テープ（２
）上に第２図に示すような斜めのそれぞれ１本づつの磁
気トラック（４Ａ）（４Ｂ）が形成されて信号が記録さ
れるものである。この場合、ヘッド（ＩＡ）及び（ＩＢ
）のイヤツブの幅方向はその走査方向に直交する方向に
対して互いに異なる方向となるようにされる。つまりい
わゆるアジミス角が異なるようにされている。

以上の回転ヘッド装置によれば、２個の回転ヘッド（Ｉ
Ａ）及び（ＩＢ）が磁気テープに対して共に対接しない
区間（これはこの例では９０１１の角範匪分の期間であ
る）が生じ、この期間を利用してＰＣＭデータに対する
ノ４リテイ等の冗長データの付加の処理をすれば、記録
装置におけるバッファ回路の減少が図れ、構成の簡略化
が図れるものである。

次にこの回転ヘッド装置を用い九この発明によりＺ） る記録装置及びその再生装置の実施例を説明しよう・ 第３図はその一例の記録系である。

第３図の例はオーディオ信号を右チャンネルと左チャン
ネルの２チャンネル信号として記録する場合の例である
。

この場合、回転磁気ヘッド（ＩＡ）及び（ＩＢ）は前述
のように３０Ｈｚで回転されるのであるが、その回転位
相は次のように制御されている。

すなわち、コントロール信号発生回路（ト）においてマ
スタークロック発生器（９）からのマスタークロック信
号に基づいて形成されて得られる３０Ｈｉの基準信号Ｃ
Ｔが位相比較回路（８）に供給される。また、回転ヘッ
ド（ｌム）及び（ＩＢ）の１回転につ１１１個の・平ル
スを発生するノ９ルス発生器（６）からの信号ＰＧがこ
の位相比較回路（８）に供給され、信号ＣＴと信号ＰＧ
との位相誤差に応じた電圧が回転ヘッド駆動用ドラムモ
ータ（７）に供給されて、信号ＣＴの位相と回転ヘッド
（ＩＡ）　（ＩＢ）の回転位相とが所定の関係となるよ
うに制御される。

（６） コントロール信号発生回路αＱは、また、このマスター
クロック信号に基づいて、この信号ＣＴの他、後述のよ
うな各種のコントロール信号を発生する。したがって、
その各種コン）ｏ−ル信号の位相は信号ＣＴの位相に同
期する。

左チャンネル及び右チャンネルのオーディオ信号ＳＬ及
びＳ、は入力端子（ハ）及び（２）を通じてスイッチ回
路（至）の一方及び他方の入力端に供給される。

このスイッチ回路（ハ）はコントロール信号発生回路α
１からの例えば４４１ｋＨｚの切換信号８Ｗ（第４図ム
）によって一方及び他方の入力端に藺互に切り換えがな
され、このスイッチ回路に）からは第４図Ａ及びＢに示
すようにこの切換信号ＳＷがハイレベルの期間には左チ
ャンネルの信号が、信号ＢＷがローレベルの期間には右
チャンネルの信号が、順次取り出されるようにされ、こ
れかいコンバーターに供給される。とののコンバーター
においては１チヤンネル幽たりサンプリング周波数４４
．１　ｋ）Ｉｍでサンプリングされる。コントロール信
号発生回路（至）からの信号ＳＰはこのサンプリンダ信
号であって、この信号ＳＰによって左及び右チャンネル
のオーディオ信号がそれぞれサンプリングされるととも
に、このサンプリングされたデータが１ワード当たり例
えば１６ビツトのＰＣＭ信号Ｓ０に変換される。第４図
Ｂはこののコン・臂−夕の出力信号Ｓ０を示し、Ｌ・＊
ｌ４ｅＬ４・・・は左チャンネルのオーディオＰＣＭ信
号のそれぞれ１データワードを示しており、Ｒ・ｌＲ１
＃ＲＩ・・・は右チャンネルのオーディオＰＣＭ信号の
それぞれ１データワードを示している。

Ａ／Ｄコンバーターの出力信号Ｓ０はスイッチ回路０！
１四を通じて３個のＲＡＭ　（Ｉｔ　ＨＨに書き込まれ
るが、後述のように３個のうち２１ＩのＲＡＭは同時に
書き込み状態とされ、残）の１個のＲＡＭは冗長データ
の付加及び読み出しがなされるようにされている。

そして、この場合、その同時に書き込み状態とされる２
個のＲＡＭの一方には左、右チャンネルのそれぞれの偶
数番目のデータワードが書き込まれ、他方のＲｋＨには
左右チャンネルのそれぞれ奇数番目のデータワードが書
き込まれる。

スイッチ回路（ホ）は偶数番目のデータワードを書き込
むＲＡＭを切り換えるためのスイッチであり、スイッチ
回路（２）は奇数番目のデータワードを書き込むＲＡＭ
を切換えるためのスイッチとなっている。

また、コントロール信号発生回路αＱから偶数番目のデ
ータワードをＲＡＭＫ書と込むためのコントロール信号
ｙと奇数番目のデータワードをＲＡＭに書き込むための
コントロール信号ＯＷが得られ、これら信号ｙ及びＯＷ
がスイッチ回路（支）及び（ホ）を通じてＲＡＭ　Ｈｅ
４（ト）の制御端子に供給されるようにされている。そ
してスイッチ回路に）と（ロ）がコントロール信号発生
回路αＱからの切換信号ＳＷＥによって３つの端子にそ
れぞれ一面一秒毎に切り換えられ、一方、スイッチ回路
（ホ）と−がコントロール信号発生回路αＱからの切換
信号ＳＷＯによって３つの端子にそれぞれｉ秒毎に切り
換えられる。すなわち、偶数番目及び奇数番目のそれぞ
れのデータワードが、その百秒分毎に３個のＲＡＭ　ｅ
ｌｌ（至）（至）に順次書き込まれる。

ここで古砂の期間内に含まれるサンプル数は（９） １４７０個であ抄、これは第４図Ｂに示すように左チャ
ンネルのオーディオ信号のワードＬ・〜Ｌマ１４マでの
７３５ワードと、右チャンネルのオーディオ信号のワー
ドＲ・〜Ｒｖｓａ　ｔでの７３５ワードの合計１４７０
ワードに相当する。この例ではこの韮「秒の期間分のデ
ータを単位区間分のデータとし、ＲＡＭ　Ｈ〜（至）は
それぞれこの１４７０個分のワードを配憶できる容量と
されている。

そして上述の偶数番目のデータというのはこの単位区間
分の複数のデータワードのうち左チャンネル及び右チャ
ンネルそれぞれの偶数番目のデータであり、第４図Ｂに
示すように左チャンネルのデータワードＬ・、右チャン
ネルのデータワードＲ・、左チャンネルのデータワード
Ｌｌ、右チャンネルのデータワードＲ１・・・というよ
うにサフィックスが０　、２　、４　、６−７３４であ
る左右チャンネルのワード対の合計７３６個のデータワ
ードである。

一方、奇数番目のデータというのは上記単位区間分の複
数のデータワードのうち左チャンネル及び右チャンネル
それぞれの奇数番目のデータであり、（１０） 第４図Ｂに示すように左及び右チャンネルのワードＬ１
及びＲ１＃　Ｌ＠及びＲｓ、・・・というようにサフィ
ックスが１．３．５・・・７３３である左右チャンネル
のワード対の合計７３４個のワードである。

偶数番目のデータの切換信号ＳＷＥの３ｆｌＡのＲＡＭ
０１〜（至）の切り換えのタイミングは、第４図ＦＫ示
すような順序となり、１「秒毎に３個のＲＡＭ　（１９
〜（至）が順次切り換えられる。一方、奇数番目のデー
タの切換信号ＳｗＯによる３個ＲＡＭＣｌ〜（至）の切
シ換えのタイミングは第４図Ｇに示すような順序となり
、図から明らかなように偶数番目のデータワードの書き
込まれるＲＡＭと、奇数番目のデータワードが書き込ま
れるＲＡＭとが互いに重ならないよう１− にされるとともに、　　秒の期間に偶数番目のデ０ タワードの書き込みがなされたＲＡＭはそれに続く次の
ｉ「秒の期間において奇数番目のデータワードの書き込
みがなされる。

すなわち、例えばスイッチ回路に）（２）及びスイッチ
回路９４＠が第３図の状態に切り換えられる第４図にお
いてＴ１で示す古砂の期間では、この期間Ｔ、に含まれ
る偶数番目のデータワード（ＩＩ）がＲＡＭ　６１　Ｋ
書き込まれ、その奇数番目のデータワード（１６）はＲ
ＡＭ（イ）に書き込まれる。

次にスイッチ回路（２）及び−が第３図において真中の
端子に切り換えられ、スイッチ回路−及び（至）が同図
において一番上の端子に切に換えられる第４図でＴＩで
示す０秒の期間になるとこの期間Ｔｓの奇数番目のデー
タ（２０）がＲＡＭ　９傘に書き込まれ、その偶数番目
のデータ（２ＩＣ）はＲＡＭ（２）に書き込まれる。

さらに、スイッチ回路（ハ）及び鋤が図の一番下の端子
に切り換えられ、スイッチ回路（２）及び（至）が図の
真中の端子に切）換見られる第４図においてＴ、で示す
０秒の期間になると、この期間？、における奇数番目の
データ（３δ）がＲＡＭ（ロ）に書き込まれ、その偶数
番目のデータ（３Ｅ）がＲＡＭ（至）に書き込まれる。

以下０秒づつの期間Ｔｌ　ｍ　Ｔ、　＃〒、が順次繰ヤ
返えされて、それぞれの期間、３個のＲＡＭ　０１）〜
（至）のうちの２個のＲＡＭの一方に奇数番目、他力に
偶数番目のデータワードがそれぞれ書き込まれることに
なる。そしてこのときのＲＡＭ　ｅＩ）〜（至）のモー
ドは第４図Ｃ−Ｅに示す通りであるが、との図からも明
らかなように、偶数番目のデータと奇数番目のデータが
１つのＲＡＭ　Ｋ対して書き込まれる状蓼となっている
と共にその偶数番目のデータと奇数番目のデータは夫々
隣り合う１秒分の異０ なる期間のデータとなっている。ここで、各ＲＡＭは面
秒の期間書き込みの状態となるが、その期間に書き込ま
れるワード数は、偶数番目のワードと、奇数番目のワー
ドの合計で上述した」−秒の単位０ 区間倍相当のちょうど１４７ｏワードとなっている。

こうして各ＲＡＭに書き込まれた偶数番目のデータ及び
奇数番目のデータに対して以下に示すようなタイミング
でノヤリティ及びＣＲＣコードの冗長データの付加及び
これら冗長データが付加されたデータの読み出しがなさ
れる。

すなわち・？　ＩＪティ等の付加及び読み出しの制御信
号ＲＲがコントロール信号発生回路ａ１よ）スイッチ回
路−を通じてＲＡＭ　０１（ロ）（至）の制御端子に供
給される。一方、ＲＡＭ０１ｆｉ（３３の出力データが
スイン（１３） チ回路（２）を通じて／４リテイ及びＣＲＣコード発生
付加回路（ロ）の入力端に供給される。そしてこの１４
リテイ及びＣＲＣコード発生付加回路（ロ）からの出力
がスイッチ回路−を通じてＲＡＭ　ｂｅ（至）（至）の
入力端に戻される。さらにコントロール信号発生回路（
至）からノ々リテイ及びＣＲＣコード発生付加回路（ロ
）の動作制御信号ＣＰがこの発生付加回路（ロ）に供給
される。

スイッチ回路（２）−一の切シ換えのタイミングはコン
トロール信号発生回路（至）からの信号８ＷＰＨによっ
てなされる。そのタイミングは第４図Ｈに示す通りで、
期間ＴＩではそれぞれ図の状態、すなわち真中の端子に
、期間Ｔ３では一番下の端子に、期間Ｔ、では一番上の
端子に、というようにして３個のＲＡＭ　＠ｆｉ〜（至
）が萄秒毎に切り換えられる。ｔた、４１秒の期間ＰＡ
でハイレベルとなることからとの期間ＦＡでは動作可能
状態となり、各期間Ｔ１゜Ｔ１＊Ｔ１の後半の毒秒の期
間ＰＢでローレベルとなることから、この期間ＰＲでは
動作しないように（１４） なされている。

したがって、期間ＴＩにおいては、書き込み状態でない
ＲＡＭ（イ）が・９リテイ等の付加及び読み出し状態と
され、その前半の期間ＰＡにおいて、それ以前にこのＲ
ＡＭ　（（■に書き込まれていた偶数番目のデータと奇
数番目のデータに対して回路（ロ）において誤り訂正用
のｔ４　ＩＪティ及び誤り検出用のＣＲＣコードが発生
せられると共に、これらデータに・ｆリテイ及びＣＲＣ
コードが付加され、その付加され九デーＩがスイッチ回
路（ト）を通じてＲＡＭ（ロ）の所定のアドレスに再び
書き込まれる。

同様にして、期間Ｔ、においてはＲＡＭ（至）に書き込
まれていた偶数番目のデータと奇数番目のデータに対し
てこの期間Ｔ■　　の前半の期間ＦＡにおいてノ母すテ
イ及びＣＲＣコードの発生付加がなされる。

さらに期間Ｔ１においてはＲＡＭ　（３１に書き込まれ
ていた偶数データと奇数データに対してこの期間Ｔｓの
前半の期間ＰＡで）Ｉリテイ及びＣＲＣコードの発生付
加がなされるものである。

ここで、この・９リテイ及びＣＲＣコードの発生付加処
理にあたっては、第６図に示すようにＲＣＭオーディオ
データは６デ一タワード単位でブロック化されるとと亀
に、この６データワードに対して・ダリテイワードＰ、
Ｑ及びＣＲＣコードが発生され、付加される。この場合
に、１ブロツクとされる６データワードはＲＡＭ　ｅ（
Ｄ　−（３３の読み出しアドレスが制御されて後述のよ
うに１トラツクとして記録されるＰＣＭデータ（１ゼグ
メントのデータ）内でインターリーブ処理されている。

そして、この場合ｌブロックＦｉ６データワードを有す
るものであるから第６図に示すように１セグメント分の
データは１４７０　（ワード）÷８−２４５個のブロッ
クＢ・〜馬４４で構成される。

以上のようにして期間Ｔ１＋Ｔ＊　ＩＴ’、の前半の期
間Ｐ＾において７４リテイワードＰ、Ｑ及びＣＦＬＣコ
ードの発生付加がそれぞれなされたデータは各期間Ｔｌ
　ａＴＨａＴＨの後学の期間ＰＢにおいて読み出される
。すがわち、この期間ＰＨにおいては制御信号ＣＰ　２
＞１０−レベルであるので、ＲＡＭＱη（至）（至）か
らそれぞれ読み出されたデータは記録プロセッサ（至）
を通じて２個の回転ヘッド（ＩＡ）及び（ＩＢ）　Ｋ供
給される。

この場合、回転ヘッド（ＩＡ）及び（ＩＢ）は前述のよ
うにコントロール信号発生回路αＯからの信号ＣＴによ
って位相サー〆されて、それぞれ期間ＰＢでテープ（２
）上を走査するようにされている。したがって、ＲＡＭ
０ｊ〜（至）のいずれかから読み出されたｌセグメント
分のデータが、ヘッド（ｌ＾）又は（ＩＢ）によって、
それぞれ１本ずつのトラック（４Ａ）及び（４Ｂ）が交
互に形成されてテープ（２）上に記録される。

この場合、土砂の期間に各ＲＡＭに書き込まれ０ 記録されることになり、データはほぼｉに時間軸圧縮さ
れることになるが、データワード数としては１トラツク
に記録されるのはもとの品　秒分の単位区間のワード数
に等しいものとなっている。

こうしてヘッド（１人）によって＠４図Ｊに示すよウナ
タイミングで、入力オーディオ信号の異なる単位区間の
データの偶数番目のデータと奇数番Ｃ１７） 目のデータが１本のトラックとして記録され、同様にヘ
ッド（ＩＢ）によって同図Ｋに示すようなタイはングで
、異なる単位区間のデータの偶数番目のデータと奇数番
目のデータがそれぞれ１本分のトラックとして記録され
る。したがって、ある単位区間分Ｏデータでみれば、こ
の単位区間分のデータの偶数番目のデータと奇数番目の
データとが隣り合う２本のトラックに亘って記録される
状態となる。

なお、記録プロセッサ（至）においては、第６図の右側
に示すように１！ロツクのデータに対してブロック同期
信号Ｓ　ＹＮＣ及びブロックアドレスデータ入ｒ）Ｓの
付加がなされる。また、１トラツク分として記録される
１セグメントのデータゾロックＢ、〜Ｂ１４４　　に対
してプリアンプル信号及びＩストアンプル信号の付加が
なされる。プリアンプル信号は再生時データを抽出する
丸めのクロックを発生させるための信号であり、Ｉスト
アンプル信号は１セグメント分のデータの終わりを示す
信号である。

（１８） 記録プロセッサ（ロ）においては、さらにＰＣＭデータ
が記録に適当な信号、例えば［Ｒ分ができるにけ少なく
なるような信号Ｋｆ調される処ＩＩも行なわれる。

なお、各期間ＴＡ及びＴ、の前半の１２０秒の期間も記
録プロセッサ（ロ）を通じてヘッド（ｌ＾）及び（ＩＢ
）にデータが供給されるが、この期間はヘッド（ＩＡ）
及び（ＩＢ）はともにチー！（２）に対接していない期
間である丸め、何等記録されず、この期間では回路（ロ
）における／ｆリテイ及びＣＲＣコードの発生付加の処
理のみがなされるものである。

次に、このように記録されたオーディオＰＣＭデータの
再生について説明しよう。

第５図はその再生系の一例であり、第６図はそのタイ２
ングチヤートを示している。

第５図の再生系においては、１スタ一クロツク発生回路
（９）の出力に基づいてタイ建ング信号発生回路ＱＸｌ
において形成される３０Ｈｓの信号８Ｈ（１１１Ｅ６図
Ｃ）によって回転ヘッド（ＩＡ）　（ＩＢ）に対して位
相サーががかけられている。そして、このコントロール
信号発生回路Ｑｔ１から得られる再生時のコントロール
信号、すなわちヘッド再生出力の切換信号、この再生出
力に対する書き込み及び読み出し信号等のコントロール
信号はこの基準の３０Ｈｉの信号Ｓ）（と一定の位相関
係にあるようにされている。

ヘッド（ＩＡ）からの再生出力は第６図Ａに示すような
間欠的なものとなり、またヘッド（ＩＢ）の再生出力は
同図Ｂに示すような間欠的なものとなり、それぞれ案内
ドラム（３）の９０一角範囲分に相当する１２０秒の期
間にデータが出力として得られることになる。しかも、
このデータは前述のように、左チャンネル及び右チャン
ネルの各データの偶数番目のデータと奇数番目のデータ
の混じったデータである。このヘッド（ＩＡ）及び（Ｉ
Ｂ）からの再生出力はアンプ（４１ム）及び（４１Ｂ）
を通じてスイッチ回路に）に供給される。このスイッチ
回路部は位相サーが用の３０Ｈ，篤の信号ＢＨ（第　６
図Ｃ）によってアンプ（４１ム）ｇＡとアンプ（４１Ｂ
）　＠に交互に切り換えられる。したがって、このスイ
ッチ回路（６）からは同図りに示すようなヘッド（ＩＡ
）の出方とヘッド（ＩＢ）の出力が交互に連続するデー
タ列が得られる。

このスイッチ回路（６）より得られるデータはデシタル
信号復元回路−に供給されてデジタル信号が復元され、
それが誤り検出及びＲＡＭ書き込み制御信号発生回路−
に供給される。この誤り検出及びＲＡＭ書き込み制御信
号発生回路−からは誤動検出のなされたデータＳＤが得
られるとともに３個のＲＡＭ　Ｉｉ］）輔ｆ４への書き
込みアドレス及び書き込みタイミング信号ＲＷが得られ
る。

スイッチ（ロ）路（ハ）は、ＲＡＭＩＩ）ｔＪＵに回路
−からの誤シ検出のなされたデータＳＤを書き込むか誤
り訂正回路（ハ）からの誤り訂正のなされ九データを書
き込むかを制御するだめのスイッチである。このスイッ
チ回路−はコントロール信号発生回路０１がらのＲＡＭ
　１１）−輪における書き込み及び訂正モードを切り換
えるための切り換え信号ＣＰＰによって切り換えられる
。すなわちこの切り換え信号ＣＰ、は第６図Ｋに示すよ
うに６０Ｈｓの信号であるが、十の１周期の１半の・・
イレベルである１↓０秒の期間は（２１） ヘッド（ＩＡ）あるいＦｉ（１Ｂ）から再生出力が得ら
れる期間Ｐ、であり、後半のローレベルである刊ケ秒の
期間はヘッド（ＩＡ）　（ＩＢ）からともに再生出力が
得られない、つまり２つのヘッド（ＩＡ）及び（ＩＢ）
が共にテープ（２）に対接しない期間Ｐｅとなるように
なっている。そしてこの信号ＣＰ、がハイレベルとなる
朝間Ｐ、ではスイッチ回路−が図の状鯵に、信号ＣＰＰ
がローレベルである期間Ｐではスイ［相］ ツチ回路−が図の状態とけ逆の状態に切り換見られるよ
うＫされている。

＼ （２２ゝ１ また回路−からの書き込みアドレス及び書自込みタイミ
／ダ信号腑はスイッチ回路−を通じて３個のＲＡＭ　Ｉ
Ｉ）拗＠の制御端子に供給される。ｔたスイッチ回路に
）を通じた回路−からの誤）検出がなされたデータｓＤ
はスイッチ回路−を通じてＲＡＭ　１１）Ｑ輪の入力端
にそれぞれ供給されるようＫなされている。さらＫＲＡ
Ｍ＠ＩＪ＠＠の出力端ＫＩＩられる信号がスイッチ回路
−を通じて誤り訂正回路■の入力端に供給され、この訂
正回路−からのＩＫ参訂正のなされたデータがスイッチ
回路−の他方の入力端に供給されている。そしてこれら
スイッチ回路（４ｆｊ＠７）−がコント０−ル信号発生
回路０１からの制御信号ｓｗＣによって第６図ＨＫ示す
ような順序で１０ 秒毎［３個のＲＡＭ　＄１）〜ＵＫ対して順次切り換え
られる。

そしてＲＡＭ　＠がこの信号霊によって選択されて匹る
期間Ｔ、にお−ては、その前半の刊悟秒Ｏ期間Ｐ、は信
号ＣＰＰがへイレペルであって、スイッチ回路−が図の
状ＤＫ切り換えられて込ることから、回路−からの娯り
検出のなされ友データ８Ｄがスイッチ回路−及び−を通
じてＲＡＭ　＠に供給されている。一方、このと１１回
路−からの書き込みアドレス及びタイギンダ信号腹がＲ
ＡＭ１１）Ｋスイッチ回路−を通じて供給されているこ
とから、その所定のアドレスにそのときの再生データが
ＲＡＭ　＠に書き込★れる。こうして書き込まれた後、
この期間Ｔ。

の後半の期間ＰｃＫなるとスイッチ回路ＩＩが＆ｉｏ状
態とは逆の状態に切り換えられることから、ＲＡＩＩ［
Ｉ）の出力が誤り訂正回路ｆＱにおいてノヤリテイが用
いられて誤り訂正がなされ、この誤ｐ訂正の１され九ｒ
−タが再びスイッチ回路−及び−を通じてＲＡＭ　＠に
戻され、その所定のアドレスに書き込首れる。

同様に１信号ｍＫよってＲＡＭυが選択される期間Ｔ、
においてもその前半の期間Ｐ、てこのＲＡＭ１３にデー
タの書き込みがなされ、その後半の期間ＰＣでデータの
訂正がなされ、訂正されたデータが？ニー　（）　ＲＡ
Ｍ　匈に書き込まれる。さらＫＲＡＭｍＫ′ｓＰｌ、−
ｈても、このＲＡＭ　１１が選択される期間Ｔｃにおい
て同様にして書き込み及び訂正がなされ為。

以下、この期間ＴＡ　＃　Ｔｍ　ａ　Ｔ（が図のようＫ
ＩＩ［１次繰夛返えされることによってスイッチ回路−
の出力に得られる利子秒分の期間毎のデータが３個のＲ
ＡＭ　Ｅｌ）〜−に順次書き込まれ、誤り訂正される。

この期間Ｔ、　＊　Ｔｌ　ａ　Ｔ（を経過し九後の各Ｒ
ＡＭ−輔輪に記憶されているデータは訂正能力範囲内で
誤シ訂正のなされ九データとなってｂる。

次に、こうしてデータの書き込まれ７（ＲＡＭ　＠〜輪
からのデータの読み出しに当たっては、それぞれ書き込
み及び訂正モードでないＲＡＭから順次データの読み出
しがなされるのであるが、その読み出しのための制御信
号ＲＲ，はコントロール信号発生回路αカからスイッチ
回路（４９Ｅ）及び（４９５）を介して３つのＲＡＭ　
１１＞　ｒＡυの制御端子に供給される。

またＲＡＭ　Ｅｌ）　を巾の出力信号が２個のスイッチ
回路（５４Ｅ）及び（５４０）を介して誤り修整回路（
５５１）及び（５５０）　Ｋ供給される。

ここでスイッチ回路（４９Ｅ）と（５４Ｋ）は、偶数番
目のデータをＲＡＭ　１１）−輪から読み出し、修整回
路（５５Ｋ）に供給するための切）換え用であ）、スイ
（２５） ツチ回路（４９０）と（５４０）　ｔ′ｉ奇数番目のデ
ータをＲＡＭ　Ｉυ〜輪から読み出し、これを修整回路
（５５０）に供給するように切り換えるためのものであ
る。

スイッチ回路（４９Ｅ）と（５４Ｅ）　Ｆｉコントロー
ル信号発生回路０ｐからの制御信号宵Ｐによって第６図
！に示すような順序で３個のＲＡＭ　Ｉｌｌ　−Ｎに対
する切り換えがなされる。１＋スイッチ回路（４９″０
）と（５４０）はコントロール信号発生回路α聾からの
制御信号１ｉ［１Ｆによって同図Ｊに示すような順序で
３個のＲＡＭ　ＩＩ）〜０に対する切）換えがなされる
。この縞６図）１．１．Ｊから明らかなように、書き込
みのなされているＲＡＭと読み出しのなされているＲＡ
Ｍのそれぞれは互いに重ならないようＫなっており、し
かも書き込みの完了されたＲＡＩｉ’ｆよｎ＊次絖み出
しがなされるものである。

すなわち、例えば期間Ｔ、においてＲＡＭ　＠に書き込
まれ、訂正されたデータのうち偶数番目のデータは、そ
の次の期間Ｔ、において切換信号ｍＰＫ従ってコントロ
ール信号発生回路Ｉから読み出し信号ＲＲ，がこのＲＡ
Ｍ　６１　Ｋ供給されることがらａみ出さく２６） れ、これに続いて期間Ｔｃになると制御信号ｍｐＫ従っ
て読み出し制御信号ＲＲ，がこの動Ｍ＠に供給されるこ
とから、奇数番目のデータがこの翼腹ａｍｌから読み出
されるようになる。ｔた、期間Ｔ。

でＲＡＭ　＠　４Ｃ書き込まれ九データのうち、偶数番
目のデータは次の期間Ｔｃで、奇数番目のデータはさら
に次の期間Ｔ、で、それぞれ読み出される。同様に期間
ＴｃでＲＡＭ　−に書き込まれたデータのうち、偶数番
目のデータは次の期間Ｔ、で、奇数書＠Ｏｒ−夕はさら
に次の期間Ｔｍで、それぞれ読与出される。このとき時
間圧縮されて配録されていたデータは元の状ＩＩＩＶｃ
時間伸長される。

以上のＲＡＭ軒輔−の動作モードを第６図ｆｆｉ　、　
Ｆ。

ＧＫ示す、この第６図Ｅ、Ｆ、Ｇからも明らかなように
、配録時、本位時間分のデータが偶数番口と奇数番目と
で別々のトラツタに配録されたものが、この読み出しに
よって、その単位時間分のデータの偶数番目と奇数番目
とで同じ時間タイ々ングで得られるようにされている。

そしてスイッチ回路（５４Ｋ）が信号ｍｐｖｃよって切
９換見られることから修整回路（５５Ｋ）　Ｋ’は第６
図ＬＫ示すようＫ　ＲＡＭ■＠輪からの偶数番台のデー
タのみが供給されて、訂正回路−で訂正しきれなかつ九
データに対する修整が行われる。一方、スイッチ回路（
５４０）が制御信号１９ＷＯＰ　Ｋよって切）換見られ
ることから第６図Ｖに示すように：　ＲＡＭ　１１）動
輪から読み出された奇数番目のデータが修整回路（５５
０）Ｋ供給され、訂正できなかったデータが修整される
ことＫなる。゛ こうして誤り修整のなされたデータは回路（５５ｍり及
び（５５δ）よりスイッチ回路−に供給される。このス
イッチ回路−は記録時の切換信号譚のし２の周波数２２
．０５ｋＨｓの信号によって切夛換えられ、同図ＭＥ示
すようにして左チャンネル及び右チャンネルの偶数番目
のデータワードの対と左チャンネル及び右チャンネルの
奇数番目のデーターワードの対がそれぞれ交互に取り出
されてすなわち、第４図Ｂに示す信号８．と同じ時系列
のデータ順序に戻されて、Ｄ／Ａコンバーターに供給さ
れる。このいコンバータ匈においてアナログ信号に変換
されたサンプルは、スイッチ回路＠におｔｎ−Ｃこのス
イッチ回路−が記録時の信号請と同じ周波数の信号（４
４，１ｋＨｓ）　Ｋよって切）換えられることによ）ア
ンｆ　（５９Ｌ）を通じて左チャンネルのオーディオ信
号ＳＬが、アンプ（５９Ｒ）を通じて右チャンネルのオ
ーディオ信号Ｓ、が、それぞれ出力端子（６０Ｌ）（６
０Ｒ）に取〕出されるととくなる。

以上述べたようなこの発明装置によれば１トラック分相
当のオーディオデータは、偶数番ＩＯデータと奇数番目
のデータに分けられ、２本のトラックにまたがって配録
される丸め、１セグメント（巣位区間分のデータ）のデ
ータが２トラック分くわたってばらまかれることにな〕
、インターリ−！畏が長くなったこと九等しく、パース
トエラーに対しよｐ強くなるという効果がある。

またこの発明によれば！トラフ２分のデータが欠落して
再生時得られなかつ九場合でも、その前後のトラックの
データが再生されていれば、その欠落し九トラックのデ
ータの偶数番目あるいは奇数番目のどちらかのデータは
必ず前後のトラツタ（２９） に記録されていることから、データが情報的には１とは
なっているものの全く欠落してしまうようなことがない
・し九がって例えば誤）修整回路において前置ホールド
をせずに、このＩＫ欠落したデータを周込て平均値補間
法などによってデーターワードを補間するようにできる
ので信号処理し友再生データとして非常に８Ａのよｈデ
ータが得られる。しか４そのための構成も簡単にできる
という効果もある。オた既に記録済み部分と、その記録
済み部分から後の時点において連続して記録を始めたと
き、そのつなぎｆｌＫｔＩＰいては新旧の両データの偶
数番目あるいは奇数番目のデータのみが残るととになり
、つなぎ目の信号処理もこの１に欠如したデータを平均
筐補間法などによって補間することができ、その信号の
つなぎａｔスムーズつなげることができるという利点も
ある。

壇九、上述し友ように案内ドラ五に対するテープの巻き
付は角を、回転ヘッドの数をＮとしたと３６０・ き、ヘッド取付角間隔すなわち］「よりも小さくし友こ
とによｐ、記録及び再生時、ヘッド（１ム）（３０） 及び（ＩＢ）がテープ（２）Ｋともに対接しない期間が
存在し、その期間を利用することによって、記録時は各
チーヤンネルのデータに対する／譬すテイ及びＣＲＣコ
ード等の冗長データの付加が容鳥にでき、再生時に誤り
訂正ができるので、従来のテープの巻き付は角をヘッド
取り付は角間隔に等しく選定する場合のように、記録時
の冗長データの付加及び再生時の誤り訂正用の時間的予
裕を作るべく豐雑な信号処理をした夛、多量の遅延用バ
ッファを用い友すする必要はないという効果がある。

また、上述の例のようにオーディオ信号をＰＣＭ化して
記録する装置の場合においては、そのサンプリング周波
数は、人・間の可聴最高周波数を２０ｋＨｉとすれば、
４０ｋＨｉ以上であればよく、上述の例のように１ワー
ド１６ビツトのＰＣＭ信号とするとしても記録レイトは
２チャンネル分で高々３Ｍビット程度となる。このため
、回転ヘッドによりテープ上に信号を記録する場合に有
効に紀鎌再生できる記録波長管考慮すれば、ＶＴＲで用
いるテープよ）も幅狭のチーｆを用いることができる。

し九がつてテープカセットを小型にできるという特長が
ある。

しかも、第１図からも容易にわかるように、チーｆ（２
）のドラム（３）　Ｋ対する巻き付は角を２ヘツドの場
合！１ｃ１８０”以下にすれば、Ｖ’ｌ’Ｈのようにテ
ープカセットよりテープを引き出しドラムにａ−ディン
グすることなく、例えばカセット八−７に巻き付は肉分
の凹部を設け、この凹部にドラムを持ち剰コスようにし
てテープのドラムに対する所定肉分の巻自付けが容易に
できる。

を九、テープの幅が狭くてよいとともに配録される信号
のピットレートが低いからテープをドラムに斜めに巻き
付けるときの、ヘッドの回転方向に対するテープの傾１
１を大きくすることができるので、回転ヘッドドラムの
径を小言くすることができる０回転ヘッドドラムは実験
では３ａＩＩ程変にすることができた０以上のことから
、非常に小型の記録装蓋が実現できるものである。

なお、以上の例ではテープの巻き付は角をヘッド角間隔
の半分にしたが、これに限定されるわけではなく、ｑＩ
は複数のヘッドを等角間隔で配し九場合に、そのヘッド
角間隔より小さい角範囲分にテープを巻き付けるように
すればよい。

【図面の簡単な説明】

第１図はこの発明に用いる回転ヘッド装置の一例を説明
する丸めの図、第２図はその記録トラツクノ母ターンを
示す図、第３図はこの発明装置の一例の系統図、第４図
はその説明のためのタイ電ングチャーＦを示す図、第５
図は再生系の一例の系統図、＠６図はその説明のための
タイ２ンダチヤートを示す図である。 （ＩＡ）及び（ＩＢ）は回転ヘッド、（２）は磁気テー
プ。 （３）は案内ドラム、Ｃ１υ＠（至）はＲＡＭ、ｏ４は
ノ（リテイ及びＣＲＣコード発生付加回路である。 （３３）

Claims (1)

【特許請求の範囲】
1. 少なくともｌセグメント分の容量の少なくとも３個のメ
   モリを有し、入力信号をＰＣＭデータＫｆ換するととも
   に上記ｌセグメントに和尚する単位時間分のＰＣＭデー
   タを奇数番目のデータと偶数番目のデータに分け、その
   奇数番目のデータと偶数番目のデータを上記３個のメモ
   リのうちの２個に夫々書き込むようにすると共に上記１
   つのメモリに書き込まれるデータはある上記単位時間分
   のデータの奇数番目のデータとそれに隣接する単位時間
   分のデータの偶数番目のデータが上記！セグメント分の
   単位時間分として書き込むようにし、このｌセグメント
   分のデータに対して冗長データを付加し、これを回転ヘ
   ッドにより１本のトラックとして記録媒体に記録するよ
   うにしたＰＣＭ信号の記録装置。