JPS58175863A - 半導体素子の加工方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子の加工方法に関するものであり、特
に非晶質Ｓｔあるいはｚｎｌ−ｘＣｄｘＴｅ（０くＸ≦
１）よりなる半導体薄膜を形成し、この薄膜上に形成し
た（Ｉｎ２０３）１−（Ｓｎ０２）ｙ（ｏ≦ｙ≦１）よ
りなる透明電極（以下透明電極と呼ぶ）で構成される半
導体素子の加工方法に関する。

従来、非晶質ＳｉあるいはＺｎ１−ｘＣｄＸＴｅ　（０
≦Ｘ≦１）よりなる半導体はその光導電効果を利用して
撮像管用ターゲットに用いられてきた。しかし、撮像管
用ターゲットに上記半導体薄膜を用いる場合においては
同半導体薄膜の微細加工は必要で々かった。ところが、
最近電荷転送機能あるいはスイッチング機能を有する回
路素子を構成してなる半導体基板上に光導電体として上
記半導体薄膜を形成し、更に上記薄膜上に透明電極を形
成した構成の固体撮像装置の提案がなされている。上記
固体撮像装置においては非晶質Ｓｔ　あるいはｚｎｌ−
ｘＣｄＸＴｅよりなる半導体薄膜とその上に形成された
透明電極が必要な部分は撮像部分のみであり、撮像部分
以外の例えば電荷転送駆動のだめの配線部に上記半導体
薄膜や透明電極が形成されると素子として動作しない等
の問題が生じ、そこで上記半導体薄膜と透明電極の微細
加工が必要となる。

従来、上記半導体薄膜及び透明電極のパターン形成方法
は金属薄膜に穴をあけたマスクを基板上に密着させ、そ
の上に半導体薄膜及び透明電極を形成する方法である。

しかし、上記従来の方法では基板に金属等のマスクを密
着させる際に、位置合わせが困難である問題と密着によ
り同基板に傷を付けたり、ダストなどの付着が生じ、半
導体素子特性の劣化という問題と該基板とマスクとの間
隙から、上記非晶質Ｓｔまたはｚｎｌ−ｘＣｄｘＴｅ（
。

≦Ｘ≦１）や透明電極が同マスクで覆われた部分にも数
十ミクロン以上の回り込みが生じ、精度の良い微細加工
ができない問題がある。

そこで上記問題を解決するさらに従来の方法として、湿
式１・ソチによるフォトエツチングによる方法や、パタ
ーン形成部以外に金属を形成し、その上に同半導体薄膜
を形成し、金属を溶解させて同半導体薄膜のパターン形
成を行なう方法があるが、非晶質Ｓｉあるいはｚｎ、−
ｘＣｄＸＴｅのエツチング液の選択が難しく、またレジ
スト下への液の浸□ 透によるアンダーエッチという、、問題がある。まだ、
１１白 上記半導体薄膜上に形成した透明電極の加工方法として
ＡｒガスやＣＣＪＩ４ガス等によるスパッタエツチング
があるが、フォト・レジストを硬化させてしまい、レジ
スト除去は酸素プラズマによるレジストの灰加でしか除
去できない。このため酸素プラズマによる透明電極の高
抵抗化の問題が生じる。

本発明は以上述べてきた従来の問題点を解決する半導体
素子の加工方法を提供するものである。

以下パターン化が必要な素子として電荷転送素子（ＢＢ
Ｄ　、ＣＣＤ等）やＸＹアドレス機能を有する素子に上
記半導体薄膜と透明電極を形成してなる固体撮像素子の
加工方法を本発明の実施例として述べる。

第１図は本発明の実施例で用いる固体撮像素子の上面図
であり、電荷転送機能あるいはＸＹアドレス機能を有し
た固体素子１上に電荷を上記電荷転送機能部あるいはＸ
Ｙアドレス機機能へとり込むだめのダイオード機能を有
した領域２（この領域が固体撮像素子としての撮像領域
となる）と上記電荷転送駆動あるいはＸＹアドレス駆動
のだめの配線電極３及び、透明電極と電気的導通をとる
ための配線電極３Ａを形成し、さらに上記ダイオード領
域２を覆うように受光素子として非晶質Ｓｔあるいはｚ
ｎｌ−ｘＣｄｘＴｅ（ｏ≦Ｘ≦１）よりなる半導体薄膜
４が形成されており、上記半導体薄膜４を覆い、上記配
線電極３Ａと電気的導通をとる様に形成された透明電極
６からなる固体撮像素子の状態を示す。ここでダイオー
ド機能領域２と半導体薄膜４との位置合わせ精度の余裕
度は数十μｍ〜１００μｍ程度である。非晶質Ｓｔある
いはＺ　ｎｌ　−ＸＣｄ　ｘＴｅよりなる薄膜は水分等
の侵透性が強く、上記半導体薄膜の１μｍ厚さを例えば
硝酸等でエツチングする際にレジストで覆われた部分に
も数十μｍ程度はすぐに侵透し、素子機能の低下を招い
ていた。

第２図（ａ）〜（ｅ）は第１図のＰ−Ｐ断面図に相当す
る箇所の断面図であり、この図を用いて本発明の実施例
を詳述する。

まず電荷転送機能あるいはＸＹアドレン機能を備えた固
体素子２１上に電荷取り込み機能のためのダイオード領
域２２と一部を除去した絶縁膜を介してＡ２膜からなる
導体配線２３を形成する（第２図（ａ））。

次に、非晶質Ｓｉ　あるいはｚｎｌ−ＸＣｄｘＴｅより
なる半導体薄膜２４を全面に形成し、ダイオード機能領
域２２を覆うようにフォトリソ工程でレジストバター／
２４ａを形成する（第２図（ｂ））。

次に、非晶質Ｓｉの場合はＣＦ４ガス等で、Ｚｎ１、、
−ｘＣｄｘＴｅ　（０≦Ｘ≦１）の場合はＡｒあるいは
Ａｒとｃｃｇ４との混合ガス等を同いてドライエツチン
グを行ない、レジスト除去を行なう。この際、ドライエ
ツチングのため、レジストパターンに比べても数μｍ以
下のズレでパターン形成が行なえる（第２図（Ｃ））。

また、半導体薄膜のエツチングが湿式のようにエツチン
グ液（硝酸等）が半導体薄膜中に浸透し、素子特性を劣
化させる現象はドライエツチングにおいては観察されな
い。

次に、透明電極２６を全面に形成し、その上に所望のパ
ターンのレジスト２６を被膜する。（第２図（ｄ）） 次に、透明電極を例えばしゆう酸水溶液にてエツチング
を行なう。この際、しゅう酸水溶液の濃度で、透明電極
の工・ンチング速度を制御でき、再現性の良いエツチン
グができる。例えば１０００Ａ厚の透明電極を数十秒で
エツチングすることができ、この際、レジスト下へのア
ンダーエツチングは数μｍ以下であり、しゅう酸水溶液
による素子特性の影響は勧察されない。次に、し・シス
トの除去を行ない固体撮像素子を得る。（第２図（ｅ）
）以上述べ等た実施例より明らかなように本発明の半導
体素子の加工方法によれば従来のように半導体薄膜の形
成にマスク蒸着を用いないので、従来に比べ素子の損傷
を与えず、また、半導体薄膜を湿式エツチングしないの
で、エツチングの液の半導体薄膜への浸み込みによる特
性劣化を考慮する必要がない。また透明電極のエツチン
グに最適の工・ンチング液を用いることで、ドライエツ
チングのような抵抗率変化を無くすることができる。

このように本発明の半導体素子加工方法は通常のフォト
リソ工程を利用し、量産性を高くすることが°でき、歩
留りの向上を行なうことができ、その産業上の意義は極
めて大きい。

【図面の簡単な説明】

第１図は本発明の半導体素子の加工方法を適用する固体
撮像素子の上面図、第２図（ａ）〜（ｅ）は本発明の一
実施例における半導体素子の加工方法を説明するだめの
各工程の断面図である。 ２１・・・・・・固体素子、２２・・・・・・ダイオー
ド領域、２３・・・・・・導体配線、２４・・・・・・
半導体薄膜、２６００・・透明電極、２６・・・・・・
レジスト。

Claims (1)

【特許請求の範囲】
1. 非晶質ＳｉあるいはＺｎ１−ｘＣｄｘＴｅ　（ｏ≦ｘ＜
   １）よりなる半導体薄膜と上記半導体薄膜上に形成した
   （Ｉｎ２０３）４．（ｓｎｏ２）ｙ（ｏ≦ｙ≦１）より
   なる透明電極で構成される半導体素子の加工に際して、
   少なくとも上記透明電極を湿式エツチングにより除去す
   る工程と、上記半導体薄膜をドライエツチングにより除
   去する工程とを有することを特徴とする半導体素子の加
   工方法。