JPS5817492A

JPS5817492A - 表示制御装置

Info

Publication number: JPS5817492A
Application number: JP11608681A
Authority: JP
Inventors: 長谷部　恒規
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-07-24
Filing date: 1981-07-24
Publication date: 1983-02-01
Also published as: JPH024914B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は複数種の画面情報を必要６二応じてビデオデー
タバス上で重ね合わせ、この重ね合せデータを用い１表
示モニタ上により複雑な画面表示を行なう表示制御装置
に関する。

一般Ｃ＝この種表示制御装置（：係るｐｘデムは第１図
（＝示される如く構成されている。図中、１は表示制御
装＠ＸＯと、たとえば２台のＣＲＴモニタ２ｍ、１ｇｏ
、とを有する表示装置である。

２はホスト計算機（以下、ＣＰＵと称する）、３はＣＰ
Ｕ５と表示装置１との間のデータ転送を行なうための人
出カインタフェースである。

４は表示装置１全体の制御を行なうマイクロプロセッサ
（以下、ＭＰＵと称する）、５はＭＰＵ４０制御バス（
マイクロプロセラ夛バス）である。表示制御装置１０は
表示メモリモジュール１１０、　、１１０重　　・・・
と、たとえば２本（２チヤネル用）のビデオデータバス
１　ｊ　Ｏ，、Ｉ　Ｊ　Ｏ，と、２台の表示用カモジュ
ー１ｋｌＪＩＯ１，１１０重　とを有している０表示メ
モリモジュールＪ　Ｊ　０１．１１０！・・・はその基
体構成が同一であるので１表示メモリモジュー１ｙｌｌ
Ｏ，ｉ：ついてのみ説−を行ない、表示メモリモジュー
＃　Ｊ　Ｊ　＃、・・・−二ついてはその構成の図示お
よび説明を省略する０表示メモリモジュー＃　７１０ｍ
は主として画面表示情報を記憶するもので、１１１は１
ｉＩｉＩｆＩ分の文字コード（または図形コード）が格
納されるリフレッシュメモリである。このリフレッシュ
メモリ１１１から画面走査（＝同期して読み出される文
字コード（または図形コード）は文字・図形パターン発
生回路（以下、単にパターン発生回路と称する）ＪＪＪ
（ニーよって対応する文字（図形）パターンすなわち表
示パターン情報（ｉｉｌｉｌｌ！ｊ情報）（＝変換され
る。この表示パターン情報はゲート１１３・、ＪＪＪ１
４二共通Ｃ：入力される。ゲート１１　Ｊ＠　＠１１Ｊ
、はレジスタ１１４０２ピツトの保持内容Ａ、、Ａ、　
　（二応じて出力制御を行なうたとえばオープンコレク
タ出力のゲートである。ゲート１１３ｏは、Ａ、＝ｉ　
　のとき、その入力表示パターン情報を（レベル反転し
て）たとえば真値彎、− 〇　のオープンコレクタ出力パスであるチャネル０用の
ビデオデータバス１１０・に出力する。

一方ゲート１１３１はＡ、＝１　　のとき、その入力表
示パターン情報を（レベル反転して）チャネ／！７１用
のビデオデータバス１２０１に出力する。

すなわち、レジスタ１１４は表示パターン情報をビデオ
データバスＩ　Ｊ　ｏｏ、　Ｉ　Ｊ　Ｏ，のいずれ１二
出力するかを指定するためのものである。この指定情報
は制御パス５を介してＣＰＵＪから与えられるのが一般
的である。また、制御パス５に図示せぬキーボード装置
を接続し、鎖キーボード装置から与えることも可能であ
る。明らかなように、ＣＰＵｊ等の指定−二より表示メ
モリモ！＞ゴールＪ　Ｊ　ａｌ、　Ｊ　Ｊ　Ｏ，の各出
力（表示パターン情報）が共Ｃ二同−のビデオデータバ
ス１２ｏ０（またはＪ　Ｊ　ａ、　）上Ｃ＝小出力れた
場合、該パスＪ　ｘ　ｅ、　（Ｊ　Ｊ　ｅ、　）上で複
数の表示パターン情報が重ね合わされること６：なる。

ビデオデータバス１２０ｏ、１２１１，４：は共Ｃ二表
示出カモジュール１１０１．１３０１が接続されている
。

しかしてビデオデータバスＪ　Ｊ　Ｏｏ、　Ｊ　Ｊ　ａ
、上のデータ（表示パターン情報）は表示用カモジュー
Ａ／１１１１＠、１１ｅ＊ｔ：共通ｉ：大入力れる０表
示量カモジュール１１０１．１８０．は、ビデオデータ
バス１２８０．１２帽　のいずれか一方を選択し、その
パス上のデータをシリアルビデオ信号Ｃ：変換し【対応
するＣＲＴモニタ１０ｍ、１０童（：転送するものであ
る。これら表示出力モジュール１１０、．１８０！　　
は一般にその基本構成が同一であるので、表示出力モジ
ュール１３０．ｇ：つい【のみ説明を行ない、表示出力
モジュール１３＃ｆｆ１−二ついてはその構成の図示お
よび説明を省略する・表示出力モジュール１８０．ｉ二
はゲートＪＪＪ０．ＪＪＪ、から成るセレクタ１１２が
設けられている・そして、ゲー）　ＩＪＩＩ・（：はビ
デオデータバス１２０・上のデータが、ゲート１１１．
ｉ二はビデオデータバス１２０．上のデータがそれぞれ
入力される。ゲート１３１・、１３１１　はレジスタ１
７３の２ピツ［の保持内容Ｂ＠、　Ｂ、ｓ：応じて出力
制御を行なう。この保持内容は一般４二Ｂ。

−０，Ｂ、＝１　　であり、前者の場合嘔：はゲー）Ｊ
ＪＪ、によってビデオデータバス１２０．上のデータが
選択され、後者の場合１：はゲートＩＪ１１によってビ
デオデータバス１２１１上のデータが選択される。すな
わち、セレクタＪＪＪはレジスタＩＩＩの保持内容ＢＯ
ｅ　Ｂ１４：応じてビデオデータバス１２０゜、１２０
１　のいずれか一方を選択する。このセレクタ１１２に
よって選択されたビデオデータバス１２０゜または１２
ｏ、上のデータは並列／直列変換回路（以下、ＰＳＣと
称する）１３４に入力され、Ｖリアルビデオ信号Ｃ：を
換されてＣ１ｔＴモニタ２０．へ転送される。

このようなりステムζ二おいて、たとえば表示メモリモ
ジュール１１０．からビデオデータバス１２０．上（：
、表示メモリモジュール１１０゜からビデオデータバス
１２０．上（：それぞれ独立に表示パターン情報が出力
され、表示出力モジュール１ｌｔ１１１：よってビデオ
データバスＪ１２００が、表示出力モジュール１３０１
によってビデオデータバス１２０．がそれぞれ選択され
た場合、表示メモリモジュール１１０Ｋから出力される
表示パターン情報がＣＲＴモニタ！７１１：表示され、
表示メモリモジュール１１０．から出力される嚢示パタ
ーン情報がＣＲＴモニタ２０！に表示される。このとき
１表示出カモジュール１３０雪において表示量カモジュ
ーＡ／ＪＪＯ１同様ビデオデータバス１２０・が選択さ
れるとＣＲＴモニタＪ　０１，２０．の画面自答が同−
表示自答となる。また、表示メモリモジュール１１０．
。

１１０！から共４＝ビデオデータ′パス１２０．上（二
表示パターン情報が出力された場合、ＣＲＴモニタＪＩ
Ｇ、または２０鵞上には、表示メモリモジュール１１０
＠＊Ｊ２０Ｂ　　から出力される各表示パターン情報の
重ね合った画面情報が表示される。

なお、ビデオデータバスＪ　ｊ　Ｏ，、Ｊ　Ｊ　０１　
　上のデータはハードコピーインタフェース３０によっ
て選択され八−ドコピー装置（以下、ＨＣと称する）４
０に転送される。Ｉ明らかなように八−ドコピーインタ
フェース３０は、バス選択のため（：、表示出力モジュ
ール１１０．ｉ：おけるゲ−）　１８１０．１８１１　
　から成るセレクタ１８１およびレジスタ１３３相当の
八−ド構成を有している・５０はＭＰＵ４からの起動信
号（＝よって起動され、表示装置１、八−ドコピーイン
タフェースｇｏ、ＨＣａＯ等で必要とされる各種タイミ
ング信号を発生するマスクタイミング部である。このマ
スクタイミング部５０から発生される各樵タイミング信
号は、一般（＝ビデオデータバスＪ　２０．、１　ｊ　
Ｏ，のそれぞれ対応する制御信号ラインを介して各部（
二伝運されるよう（：なっている。

このような従来のシステムでは、次Ｃ＝列挙する如き欠
点があり問題たった〇（１）　　ビデオデータバス上でパラレルデータな堆り
扱うため、ビデオデータバスが多数の信号線で構成され
ること４：なり、物理的な制限（二よりチャネル数（構
成バスｗＸ）を増やすことが容易ではなかった。

（２）　　１紀（１）の環内によりパラレルデータのデ
ータビット幅を拡張することは容易でなかった。

したがって、表示画面情報の多様化（色情報。

湊淡情報の付加）が困難であった。

（３）　　各表示メモリモジュール、表示用カモジュー
ル等Ｃ二あっては、少なくともチャネル敏×パラレルデ
ータビット幅（数）のゲート（第１図ではビット対応で
ゲートを図示するのを省略し、パラレルデータ単位で示
している）数を必要とするため、経済性および実装効率
が極めて悪かった。

本発明は上記事情に鑑みてなされたものでその目的は、
簡単な構成でありながら値数のチャネルが１つのビデオ
データバスを効率的（二時分割多重使用でき、ビデオデ
ータバスを増設することなしにシステムの拡張が図れる
表示制御装置を提供すること４＝ある。本発明の他の目
的は八−ドクエア構成の簡略化が図れ、経済性および実
装効率が著しく向上する表示制御装置を提供すること（
＝ある。

以下１本発明の一実施例な１面を参照して説明する。な
お、本実施例はチャネル数が「２」のシステム（二賽施
した場合であり、第１図と同一部分Ｃ：は同一符号を付
して詳細な説明を省略する。第２図において６０は本発
明の表示制御装置である拳表示制御装置６０はたとえば
２台の表示メモリモジュー／Ｉ／６１０１．１ｌｔｌ雪
、１つのビデオデータバス６２ｏ、および２台の表示量
カモジュー＃ｇｌＩＯ，，６３０！を壱している。表示
メモリモジュール６１０．．６１０嘗媚二おいて、レン
Ｖユメモリ１１ノ、パターン発生回路１１２と同様構成
である・このパターン発生回路６１２、．６１２．から
出力される表示パターン情報はそれぞれ対応するゲート
６１　Ｂ、　、　ｇ　Ｊ’Ｊｔ＋二人力される。ゲート
６１Ｂ、、６１Ｂ！　はたとえば第１図のゲート１１Ｂ
、、１１Ｂ、と同僚のオープンコレクタ出力のゲートで
ある・ゲート６１３．．６１３゜は後述するＭＸ−ＯＢ
６１５．．６１５．から出力されるゲートクロック信号
（バス出力許可信号）ＧＣＫ、、ＧＣＫ、　　が論理　
１　の期間中、対応するパターン発生囲路６１２ｍ、６
１２−λら出力される表示パターン情報をビデオデータ
バス６２０上に転送す゛る。６１４．．６１４ｔはゲー
ト６１ＪＩ、。

６１３、の出力許可のタイミング（本実施例ではチャネ
ル０用とチャネル１用の２樵類）を指示するための１ビ
ツトのチャネル指定ビット情報（ｌｉｌｌｉチャネルｆ
ｆｉ定情報）　ＡＣＨ，、ＡＣＨＩ　カｆｆｌ持される
レジスタ（フリップフロップ）である・このチャネル指
定ビット情報ＡＣ）ｉ、　、ＡＣＨ，はたとえばＣＰＵ
５から与えられる。なお、従来例で示したよう５二、キ
ーボード装置等から入力設定することも可能である。６
１５１．６１５．は排他的論理和回路（以下、ＥＸ−Ｏ
Ｒと称する）である。ＥＸ−ＯＲｅ　Ｊ　ｓ、　、　ｅ
　Ｊ　ｓ暑はレジスタ６１４１゜６１４１を一方の入力
、ビデオデータバス６２０（の特定制御信号ライン）上
の基本クロンク信号ＣＣＫを他方の入力とし、その排他
的論理和出力な前記ゲートクロック信号ＧＣＫ１．ＧＣ
Ｋ、として対応するゲート６１３ｓ、６１３＊に出力す
る。

６１６１．１Ｊ１６！　　はタイミング回路である。タ
イミング回路６１６．．６１６！はりフレツレユバター
ンメモリ６１１１　、６１　ｌｅ、パターン発生回路６
１１、．６１２．　　を読み出し制御するもので、ｊＩ
１図の表示メモリモジューＡ／　Ｊ　１０．　、１１０
．・・・で用いられるタイミング回路（図示および説明
は省略されている）と同様の構成となっている。

ただし、本実施例におけるタイミング回路６１ｇ、、６
１６．は、ゲートクロツタ信号ＧＣＫ、　。

ＧＣＫ、Ｈ応じてタイミング制御を行なう点で、基本ク
ロック信号ＣＣＫ（二応じてタイミング制御を行なう従
来例（二おけるタイミング回路と少し異なっている。

次（＝表示量カモジュール６８０１．６３０！の構成６
：ついて説明する。６３ハ、　６　Ｊ　Ｊ！は第１図の
Ｐ８ＣＪ　Ｊ　４と同様のＰ８Ｃ（並列／直列変換回路
）である。Ｐ８Ｃｒ；ａｘｌ、ａｓｌ、は、後述するセ
レクタＩＩＩ、、６Ｊ２．　　から出力されるロードパ
ルスＬＤ１．ＬＬ）！（：応じてロードされるビデオデ
ータバス６２０上の並列データ（表示パターン情報）を
、ビデオデータバス６２ｏ（の脣定制卿信号ライン）か
ら与えられるＶフトクロック信号Ａ　ＣＫ　（：同期し
て１ビツトずつリフトアウトしてＶリアルビデオ信号４
＝変換出力する。

本実施例（：＃いて、ビデオデータバス６２０上の並列
データは８ビツトであり、Ｖフトクロック信号ＡＣＫの
周波数はロードパルスＬＬ）１．ＬＤ。

の周波数の８倍屯＝設定されている・１ｊＪｊ１゜６３
２雪はＦａｃｔ’ｓハ、６Ｊ１１１のロードタイミング
（本実施例ではチャネルθ用とチャネルｌ用の２８Ｉｉ
類）を指示するための１ビツトのチャネル指定ビット情
報（第２楕チヤネル指定情報）ＢＣＨｌ、ＢＣＨ，が保
持されるレジスタ（フリップフロップ）である。このチ
ャネル指定ビット情報ＢＣＨ１，ＢＣＨ，はレジスタ６
１４１．６１４雪同様たとえばＣＰＵＪから与えられる
。　６：１３．．６１１童はセレクタである。セレクタ
６３１１，６３１．は、ビデオデータバス６２０上（の
特定制御信号ライン）から与えられる２種のタイミング
クロック信号ＢＣＫ、ＤＣＫのいずれか一方を、それぞ
れレジスタ６８２．．６３１．　の保持内容（チャネル
指定ビット情報ＢＣＨ，，ＢＣＨ，）の論理値（二応じ
て選択し、ロードパルス（ロードクロック）ＬＤ、　、
　ＬＤ、として対応するＰ８Ｃσ１１ｍ、６Ｊ１゜（＝
出力する０本奥施例（；おいてセレクタ６１１．。

６ＪＪ諺はＢＣＨｌ、ＢＣＨ１＝　＠０”　でタイミン
グクロック信号ＢＣＫを選択し、ＢＣＨ，、ＢＣＨ鵞＝
″′１“でタイミングクロック信号ＤＣＫを選択する＠
１０はマスクタイミング部である。マスクタイミング部
１０は第１囚のマスタタ・ｆミング部５０とほぼ同様の
構成であるが、タイミングクロクク信４１ＢＣＫと位相
が１８０＠異なるタイミングクロック信号１）ＣＫを発
生する点で異なっている。マスクタイミング部７０はた
とえばＭＰＵ４から与えられる初期化信号ＩＮＴ（＝応
じて初期化信号ＩＮＴ’を発生し、初期化信号ＩＮＴの
消滅（＝応じて初期化信号ＩＮＴ’の発生を停止する。

そして、マスクタイミング部１０は初期化信号ＩＮＴ’
の発生停止に応じて４種のクロック信号すなわちＶフト
クロツク信号ＡＣＫ　。

タイミングクロック信号ＨＣＫ、基本クロック信号ＣＣ
Ｋ、およびタイミングクロック信号ＤＣＫを発生する。

本実施例（＝おいて、タイミングクロック信号ＢＣＫ、
ＤＣＫおよび基本クロック信号ＣＣＫの周期は、Ｖフト
クロクク信号ＡＣＫの周期の８倍に設定されており、こ
れら４種のクロック信号は互いζ二同期がとられている
。基本クロック信号ＣＣＫは、その１周期（二おいて論
理“１”期間が１／２周期、論理０期間がｌ／２周期、
すなわちデユーティ５０チ（＝設定されている。マスク
タイミング部７０から発生される初期化信号ＩＮＴ’お
よび４極のクロック信号ＡＣＫ、ＢＣＫ、ＣＣＫ、Ｌ）
ＣＫはビデオデータバス６２０（の対応する制御信号ラ
イン）上ζ二出力される。なお、ビデオデータバス６２
０上の初期化信号ＩＮＴ’は表示メモリモジュー＃６１
０．。

６１０１ｓ表示出カモジュール６１１０１．６３０．　
　に転送され、各部の初期化が行なわれるよう（ニなっ
ている。

次に本発明一実施例の動作を説明する。まず、表示メモ
リモジュール６１０、をチャネル０に、表示メモリモレ
ニール６１０！□をチャネルＩＣ＝それぞれ割り当て、
チャネル０の内容をＣＲＴモニタ７６、ｌ二表示し、チ
ャネル１の内容をＣＲＴモニタ２０．（二表示する場合
（二ついて第３図のタイミングチャートを参照しＺａ明
するＯたとえば今、レジスタ６１４ｍ、１５１４．　　
にそれぞれ論理”０”、”１　のチャネル指定ピット情
報ＡＣＨ，。

ＡＣＨ，がセットされ、レジスタ６３２．．６３２．４
＝それぞれ論理　０．１　のチャネル指定ビット情報Ｂ
ＣＨ，，ＢＣＨ，がセットされているものとする０また
、マスクタイミング部７０から、第３図に示されるよう
（二Ｖフトクロツク信号ＡＣＫ。

タイミングクロック信号ＢＣＫ、基本クロック信号ＣＣ
Ｋ、およびタイミングクロック信号ＤＣＫが出力されて
いるものとする。このような状態で１表示メモリモジュ
ール６１０．のＷＸ−ＯＦＬｇｘｓ、は人ＣＨ，＝＠０
”Ｃ：応じて基本クロック信号ＣＣＫをそのままゲート
クロック信号ＧＣＫ１（第３図参照）としてゲート６１
３．およびタイミング回路６１６□へ出力する。タイミ
ング回９１５６１６．はこのゲートクロック信号ＧＣＫ
。

Ｃ二同期して動作しており、リフレツＶユメモリ６１１
、％パターン発生回路６１２．はタイミング回路６１６
１のタイミング制御（二よって動作している。しかして
、パターン発生回路６１２．から出力される（ｌ走査２
４７分の）８ビツトの表示パターン情報はゲート６１３
Ｋ＜＝入力される。

ゲート６１ｓｔはゲートクロック信号ＧＣＫ、　１二応
じて出力制御され、ＧＣＫｌ＝　　１　　の期間中、上
記表示パターン情報を（チャネル０用データとして）ビ
デオデータバス６２０上に出力する（第３図参照）。な
お、図中斜線が施され℃いる部分は情報が確定していな
い状態を示すものである。

一方、表示メモリモジュール６１０．のＥＸ−ＯＲｔ　
Ｊ　５．はＡＣＨ，＝　　１４二応じて基本クロック信
号ＣＣＫをレベル反転し、該レベル反転信号（葭１）を
ゲートクロック信号ＧＣＫ、（第３図参照）としてゲー
ト６１Ｂ、およびタイミング回路６１６冨へ出力する。

ゲー）ｇＪｊ、はゲートクロック信号ＧＣＫ、　ｌ：応
じて出力制御され、ＧＣＫ。

＝１　の期間中パターン発生回路６１２！から入力され
る表示パターン情報を（チャ率／Ｉ／１用データとして
）ビデオデータバス６２０上Ｃ：出力する（第３図参照
）。明らかなようにＧＣＫ１＝ＧＣＫ、であり、ビデオ
データバス６２ｏが表示メモリモジュール６１０．．６
１０．ｉ：よって交互（二側用（時分割使用）されるこ
とがわかる。すなわち、表示メモリモジュール６１０．
ｉ＝チャネル０が１表示メモリモジュールｔｔｘｏｔに
チャネルｌが割り当てられたことになる。

表示出力モジュール６ＪＯ１のセレクタ６３１ｍはレジ
スタ６３２．の保持内容すなわちＢＣＨ，。

ＯＣ＝応じてタイミングクロック信号ＢＣＫ　を選択し
、ロードパルスＬＤ、（第３図参照）としてＰ８Ｃ６Ｊ
Ｊ、（：出力する・しかして、ビデオデータバス６１０
上のデータは該ロードパルスＬＤ、（−ＢＣＫ）のタイ
ミングでＰＢＣ６３１，（：ロードされ、Ｖフトクロツ
ク信号ＡＣＫ　（ｍ同期してシリアルビデオ信号に順゛
次変換され、ＣＲＴモニタ１６，１ｍ出力される参ＰＳ
Ｃ６ＢＪ１にロードされたビデオデータバス６１０上の
データは、第３図から明らかなよう６ニチヤネル０のデ
ータ（表示メモリモジューｈｌｌｉｌＯ，の出力データ
）である。

一方１表示出カモジュール＃３ｏ、のセレクタ＃ＪＪ、
はレジスタ６３２電の保持内容すなわちＢＣＨ，−１に
応じてタイミングクロック信号ＤＣＫを選択し、ロード
パルスＬＤｔ（ｔＩ！Ｊ３図参照）としてＰ８Ｃｆｔｌ
ｌｔｉ二出カする。しかして、ビデオデータバス６２０
上のデータは核ロードパルスＬＤ象（＝１）ＣＫ）のタ
イミングでｐｓｃ６３１鵞にロードされ、レフトクロッ
ク信号ＡＣＫに同期してシリアルビデオ信号（：順次ｆ
挾され、ＣＲＴモニタ１１０．ｉ：出力される・タイミ
ングクロック信号ＢＣＫ、ＤＣＫは互イｃ：位相が１８
ｏ＠異なっており、したがってＰ８Ｃ＃ＪＪｌ（：ロー
ドされるビデオデータバス６２０上のデータは、（第３
図からも明らかなようＣ二）ＰＢＣ６３１，ｉ：おける
場合と異なってチャネルｌのデータ（表示メモリモジュ
ール６１０１の出方データ）である。

次（：、表示メモリモジュー＃　＃　Ｊ　０１．６　Ｊ
　０１を共−：チャネル０４＝割り轟て、販チャネｌ＆
１０の内容をＣＲＴモニタ７６、に表示する場合４二つ
いて説明する。この場合、表示メモリモジュール６１０
−よび表示出力モジュールｇｓｏ、の動作は前述した場
合と同様であるので説明を省略する。表示メモリモジュ
ール＃Ｊ（ＦＲをチャネル〇（二割り当てるため（＝は
、前述の表示メモリモジュール６１ｏ１の例力為ら明ら
かなよう（二、レジスタｇ１４．ｓ：論Ｊｌｏ　のチャ
ネル指定ピッ）Ｊ報ＡＣＨ，をセットしておけばよい。

ＡＣＨ，＝　　ｏ・の場合ｓ　ＥＸ−ＯＲｇ　Ｊ　ｊ、
は基本クロック信号ＣＣＫをそのままゲートクロック信
号ＧＣＫ、　　としてゲート６１１鵞およびタイミング
回路６１６冨へ出力する。ゲート６１３ｍはゲートクロ
ック信号ＧＣＫ、に応じて出力制御され、　ＧＣＫ、＝
　＠ｌ″の期間中パターン発生回路６１２ｔから入方さ
れる表示パターン情報をビデオデータバス６２０上（：
出力する。この場合、明らかなよう６二ＧＣＫｓ　ｗ　
ＧＣＫｇ　（−ＣＣＫ　）　”ｔ’　ｌ）　’）　ｓ　
表示／　モ９モジュール６１ｏ１は勿論、表示メモリモ
ジュール６１０！にもチャネル”０”が割り尚てられる
・すなわち１表示メモリモジューＡｌ６１０．．６１０
゜の各出力は同一タイミングでビデオデータバスｔ；　
ｘ　ｏ　ｔ”＝出力される。したかっ−ＣＰＳＣ６３１
，にロードされ、シリアルビデオ信号としてＣｆｔＴモ
ニタ２０．に転送されるビデオデータバス６２０上の（
チャネル０）データは１表示メモリモジュール６１０１
，６１０１　　の各出方の重ね合わされたデータとなる
。

このよう（＝本実施例（：よれば、簡単なタイミング制
御署＝より、１つのビデオデータバスを複数のチャネル
が時分割多重使用できる。したがって２チヤネルの場合
、従来４：＜らべてビデオデータバスの構成パス数が手
分で済む。また、実装上のパス構成に余裕が生じるため
、データビット幅を増やすことが可能となり、色情報、
濃淡情報の付加（：よる表示画面情報の多様化等が図れ
る・また、パターン発生回路の出力をチャネル０または
チャネル１に出力する場合、各表示メモリモジュールに
、従来のよう１ニチヤネルθ用のビデオデータバス（＝
出力するためのゲート、およびチャネル１用のビデオデ
ータパスＩ：出力するためのゲートを設ける必要がなく
、時分割使用される１つのビデオデータバス４一対する
ゲートを設けるだけでよい。また、表示出力モジュール
内のセレクタ（二ついても、従来のようＩ：チャネル０
．１用の各ビデオデータバス（上の８ビツトのデータ）
の選択を行なう必要がなく、単に２１１１のタイミング
クロック信号（ＢＣＫ、ＤＣＫ）の選択を行なうだけで
よく、シたがってセレクタを構成するゲート数を２（チ
ャネル分）×８（データビット幅）＝１６個から２個（
信号数分）４＝減少することができる。

なお、前記実施例では表示メモリモジュール、表示出力
モジュール、およびＣＲＴモニタが２台である場合（二
ついて説明したが、これに限定されるものではない・ま
た前記実施例ではビデオデータバスを２つのチャネルが
時分割多重使用する場合ｍ：ついて説明したが、リフレ
ッシュメモリおよびパターン発生回路等の動作が追随可
能な範囲でチャネル数を増加することは容易（：行なえ
るものである。また、第２図には図示されていないが、
従来例（第１図）同様に八−ドコピーインタフェースお
よび八−ドコピー装置を接続した場合、ハードコピーイ
ンタフェース内のチャネルセレクタも表示出カモジュー
ルＣ二おけるセレクタ同様ゲート構成が著しく簡略化さ
れることは明らかである。また、前記実施例では、文字
コード（または図形コード）が格納されるリフレッシュ
メモリを用いた場合について説明したが、グラフィック
表示などのためＣ：１画面分のパターン情報が格納され
るリフレッシュメモリを用いた場合であっても同１１ｃ
Ｅ実施できる。この場合には、パターン発生１路が不要
となる。

以上詳述したように本発明の表示制御装置Ｃ二よれば、
簡単な構成でありながら複数のチャネルが１つのビデオ
データバスを効率的に時分割多重使用できるので、ビデ
オデータバスを増設することなしＣニジステムの拡張が
図れる。更Ｃ二本発明（＝よればハードウェア構成の簡
略化が図レルので、経済性および実装効率が着しく向上
する。

【図面の簡単な説明】

第１図は従来の表示制御装置に係るＶステムの構成を示
すブロック図、第２図は本発明の表示制御装置Ｃ二係る
Ｖステムの一実施例を示すブロック図、第３図は動作を
説明するためのタイミングチャートである。１０．６０・・・表示制御装置、２ｏ、０ｇｏ、・・・
ＣＲＴモニタ、３０・・・ハードコピーインタフェース
、ｊｏ、ｔｏ・・・マスクタイミング部、１１０．。１１０、・・・、　６　Ｊ　Ｏ，、ｇ　Ｊ　Ｏ，・・・
表示メモリモジュール％　１１１．６１１．．６１１１
　　・・・リフレッシュメモ９　、Ｊ　１１　、６１２
．．６１２．　　・・・文字・図形パターン発生回路、
１１１・、１１３．．１３１ｏ、１１１１゜ｉｌｌ、　
　、　６１３．　　・・・　ゲ　−　ト　、　　１１４
　　、１：１８，６１４　ｌ　。＃Ｊ４１．＃Ｊｊ、、ｇＪｊ！−・・レジスタ、１２０
ｏ、　１２０．　。６２０・・・ビデオデータバス、１３０．．１３０鵞、
　６８０１゜６３０雪・・・表示出力モジュール％　Ｉ
　Ｊ　２　＠　ＩＩＦ　Ｊ　Ｊ　ｌ　＠６３Ｊ１・・・
セレクタ、１３４，６１ハ、　＃　Ｊ　１！・・・　並
列／直列変換回路（Ｐ８Ｃ）　ｓ　６　Ｊ　Ａ、−６１
８ｍ・・・排他的論理和回路（ＥＸ−ＯＲ）。

Claims

【特許請求の範囲】

（１）画面走査シ：同期して画面情報を発生する手段を
有する複数の表示メモリモジュールと。複数のチャネルが時分割多重使用するためのビデオデー
タバスと、このビデオデータバス上のデータが必要に応
じてロードされ、該データをシリアルビデオ信号に変換
して対応する表示モニタ略：出力するための並列／直列
変換回路を有する複数の表示出力モジュールとを具備し
、上記表示メモリモジュールが、所望のチャネルを割り
歯て指定するための第１種チャネル指定情報が設定され
る第ルジスタと、この第ルジスタの内容（＝応じて対応
するチャネル用のパス出力許可信号を出力する手段と、
このパス出力許可信号（一応じて上記−面情報を上記ビ
デオデータバス上（二出力するゲートとを備え、上記表
示出力モジュールが、所望のチャネルからのデータロー
ドを指定するための第２１１１１チヤネル指定情報が設
定される第２レジスタと、この第２レジスタの内容に応
じて対応するチャネル用のロードクロックを上記並列／
直列変換回路Ｃ：出力する手段とを備えていることを％
黴とする表示制御装置。
（２）　　チャネル数がＮである場合に、上記パス出び
Ｎ樵のロードクロックは同一周期で互い響：位相が３６
０°／Ｎ　異なっていることを特徴とする特許請求の範
囲第１項記載の表示制御装置・