JPS58173939A - デ−タ伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、データ伝送システムに関し、とくに単一の
伝送路に対して複数のステーションユニット（以ドＳＵ
と略記する）を樹枝状に接続し、％８Ｕ間でデータの転
送を行なう、いわゆるマルチドロップ形式のデータ伝送
システムに関する。

従来のとの種マルチドロップ形式データ伝送システムの
一例を第１図により説明する。同図におイテ、Ａ　、　
ｆ：３　、　Ｃ、ＩＪＵソｎ（’ｔ’Ｌｓ　Ｕ、　Ｅハ
ｆｔｔｌ１ｍ用の８Ｕ（以下、これをＭＳＵと略記する
）、Ｋは各ＳＵ又ＦｉＭｓＵと接続する計算機あるいは
端末装置を示し、各ＳＵ及びＭＳＵは単一の伝送線路１
により接続されてマルチドロップ形式のデータ伝送シス
テムを構成する。

以下、このシステムの動作を上記Ｋが計算機の場合につ
いて説明する。

各５ＵＡ−Ｄ及びＭＳＵＥは、当該８Ｕに接続された計
算機Ｋからの送信要求を受けると、このシステムの定め
る方式に従って、伝送線路１を専有して当該計算機Ｋか
らのデータをビット直列の形で送信する。他の８０は、
伝送線路１に送出されたデータが自己ステーションの計
算機宛のものであるか否かを判別し、自己ステーション
の計算機宛でなければ無視し、自己ステーションの計算
機宛のものであれば伝送線路１上のデータをとり入れて
計算機にに転送する。なお、ＩＶＩｓＵＥは伝送線路１
をどの８Ｕに割り当てるかを決定する制御を行なうが、
その他に５ＵＡ−Ｄと同様の機能を持ち合わせていても
よい。

次に、ＭＳＵＥの機能を説明する。＋４８　Ｕ　Ｅはま
ず伝送線路１を通して、８ＵＡ−Ｄに対してポーリング
信号を順次送出する。各ＳＵは、そのポーリング信号が
自己ステーション宛のものでなければ無視するが、自己
ステーション宛のものである場合は、そのＳＵは伝送線
路１を専有する権利を得たことを承知し、その８Ｕに接
続された計算機Ｋからの送信要求がある場合は、その計
算機Ｋからのデータをとり入れ、ビット直列の形で伝送
Ｍ路ｌ上に送出する。

もし、計算機Ｋからの送信要求がなかった場合は、当該
ＳＵは、ｉｖｆ　Ｓ　Ｕ　Ｅに対して「送信要求なし」
を報告するための情報を伝送線路１上に送出する。

一方、Ｍ　Ｓ　Ｕ　Ｅは、ポーリング信号を送出したＳ
Ｕの送信が完了したことを確認するか、又は当該ＳＬＪ
からの上記「送信要求なし」の情報を検知すると、次の
順番のＳＵに対してポーリング信号を送出し、以下同様
の動作を行なう。

すなわち、各５ＵＡ−ＤはＭＳＵＥがらの自己ステーシ
ョン宛のポーリング信号を得て、伝送線路１を専有する
権利を得、複数の計算機がＳＵを通して単一の伝送線路
を共有し、互いに情報の交換を行なうことができるよう
にしている。

上記した方式は、個別ポーリング方式と称されているが
、この様々従来方式によるマルチドロップ形式のデータ
伝送システムには１次のような欠３一 点がある。すなわち、 （＋Ｉ　　ＭＳＵに対して、上述した様な特殊様能が要
求されるため、その構成が複雑になる。

＋２）　　ＭＳＵ又はＭＳＵＫ接続する計Ｘｍ（あるい
は端末装置）が故障するとシステム全体の故障につなが
る。

一般に、ＭＳＵは高価であシ、信頼性を上げる目的でＭ
ＳＵを二重化することは経済的でない。

（３）　　ポーリング信号の送受のだめの時間を必要と
するので、伝送線路の使用効率（データ転送効率）が低
い。

この発明の目的は、上記した従来技術における欠点を解
決して、簡単な構成によりデータ転送効率の高いデータ
伝送システムを提供することにある。

以下、この発明を第２図ないし第４図を参照して説明す
る。

第２図は、この発明によるマルチドロップ形式のデータ
伝送システムのブロック図で、第１図と同一の文字記号
は、第１図の構成と同−又は相当４一 部分を示す。第２図において、２は制御線、３はデータ
線、４はクロック発生回路、Ａ、Ｂ、Ｃ。

ＤはＳＵ、には計算機あるいは端末装置である。

すなわち、この発明のシステムにおいては、第１図に示
した従来システムの伝送線路１が制御線２とデータ線３
に分けられ、ＭＳＵが省略されてクロック発生回路４が
付加された形となっている。

クロック発生回路４は、制御線２に適当な周期Ｔ（第４
図）のパルス列を送出して各８ＵＡ−Ｄに対し共通のタ
イミング情報を供給する回路である。データ線３は、６
ＳＵＡ−Ｄ間でデータの送受信を行なうだめの伝送線路
である。

第３図は、第２図に示した各ＳＵの接続図で、第２図と
同一文字記号は同一部分を示す。＄３図は、第２図のＳ
ＵＡとこれに接続する計算機にの部分だけを示しである
が、８ＵＢ　、８ＵＣ，８ＵＤも同様に構成される。

第３図において、ＳＵＡは遅延回路５、アンド回路６、
データ線空検出回路７、送信要求信号線８、データ線専
有通知信号＃９、送受信回路１０および双方向パラレル
データバス１１から構成される。遅延回路５はクロック
発生回路４がら供給される制御線２上のパルス信号の立
上りを基準とし、この基準信号から適当な遅延タイミン
グを得てアンドゲート回路６に有意信号のパルスを送出
する。ここで言う過当な遅延タイミングとは、システム
内の各ＳＵで異なるものでなければならず、例えばＳＵ
のアドレスに適当なスロットタイムΔＨ−乗じた時間と
することができる（システム内ＫＩｉｌ−のアドレスは
存在しない）。以下、この例に従って説明する。データ
線空検出回路７は、データ線３上の信号を常時監視し、
データ線３が使用されているか否かをチェックしており
、データ線３が使用されていない時にアンド回路６へ有
意の信号を送る。送信要求信号線８は、計算ｆ＆Ｋから
の送信要求がある時に８Ｕハへ有意の信号を送るための
信号線である。データ線専有通知信号線９は、アンド回
路６の出力条件が＃たされたことを送受信回路１０に対
して通知する信号線である。

データ線空検出回路７がデータ線の空きを検出し、計算
機Ｋから送信要求があると、遅延回路５からの遅延タイ
ミング出力と共に、アンドゲート９の論理積条件が満足
されて、データ線専有通知信号が送受信回路１０に与え
られる。これにより、送受信回路１０は、ただちに双方
向パラレルデータバス１１を介して計算機Ｋから送信す
べきデータをとり込み、ビット直列の形でデータ＃ｉ！
３に送出する。

また、送受信回路１０は、データ線３上のビット直列の
データを認識して、それが自己ステーション宛のデータ
であ扛は、それをビット並列に変換して双方向パラレル
データバス１１を介して計算機Ｋに転送する機能を有す
る。

上記したように、アンド回路６力ｉデータ線専有通知信
号？ｆＭ９を介して送受信回路１０に送信開始を指示す
る条件は、■計算ＭＫから信号線８を介してデータの送
信要求ヲ受けており、■データ線３が空いており、■遅
延回路５が制御線２上の共通のタイミングから％ＳＵ個
有の独自のタイミン＝７− グ信号を発生したときである。

次に、上記したような構成をもつＳＵがマルチドロップ
形式で複数接続されたとき、前記第１図に示したごとき
ＭＳＵがなくても矛盾なく互いのデータ転送が可能であ
ることを説明する。

第４図は、制御線２上のクロック発生回路４から供給さ
れる基準信号と、各ＳＵの遅延回路５の出力パルス、す
なわち遅延タイミング信号との関係を示す図で、同図で
は説明のため８Ｕの数はＡ。

８、Ｃ，Ｌ）の４台とする。

第４図において、ＣＬはクロック発生回路４から制御線
２に供給される基準タイミング信号であり、ａ、ｂ、ｃ
、ｄはそれぞれＳＵＡ　、ＳＵＢ　。

８ＵＣ，ＳＵＤに設けられた遅延回路５の出力信号を示
す。各ＳＵの遅延回路５の出力パルス発生のタイミング
は、制御線２上の基準タイミング信号パルスの立上りか
ら、適当なスロットタイム（Δｔ）に各ＳＵのアドレス
を乗じた時間後である。

例えば、ＳＵＡ　、８ＵＢ、８ＵＣ，ＳＵＤ　のアドレ
スをそれぞれ０，１，２．３とすると、各Ｓ８− Ｕの遅延回路５の出力ａ、ｂ、ｃ、ｄは第４図に示した
ように、△ｔだけ順次に遅延したタイミングのパルスと
なる。

なお、第４図におけるスロットタイムΔｔは、制御線２
上の信号伝播遅延時間と、送信８Ｕがアンド回路６の論
理積条件を満たしてからただちにデータをデータ線３に
のせるまでの時間と、他のＳＵがデータ線空検出回路７
でこのデータを検出して、そのアンド回路６の出力条件
を禁止するまでの時間の合計よシも大きくとっておく必
殺がある。また、遅延回路５の出力パルス（遅延タイミ
ング信号）の幅は、スロットタイムΔｔより小さくなく
てはならない。

第４図におけるＴは、制御線２上の基準信号の周期で、
とのＴはシステムに接続されているＳＵの数をｎとする
と、Ｔ〉ΔｔＸｎでなければならない。

このような条件を設定することにより、第４図から明ら
かなように、各ＳＵの遅延回路５の出力パルスは時間的
に重なることはないので、アンド回路６の出力条件が満
足されて、データ線３上にデータの送出を開始できるタ
イミングも重なることはない。すなわち、ある８Ｕに計
算機Ｋから送信要求があったとき、すでに他のＳＵがデ
ータ線３を専有中であれば、データ線３が空になるまで
待たされ、そうでない場合は、各８Ｕごとに独自のデー
タ送信用開始タイミングを持っているため、複数のＳＵ
が同時にデータ線３を専有するという矛盾を避けること
ができる。このようにして、各ＳＵは互いにデータの変
換を行なうことが可能となる。

以上の説明から明らかなように、この発明によれば、従
来のシステムにおいてデータ伝送線専有権割り当てのた
めの複雑な制御を行なうＭ８Ｕを、／？！ｒＳＵ内に簡
単な回路を付加するだけで不要にすることができる。ま
た、この発明のシステムにおいて、システム全体の故障
につりがる恐れのある部分はクロック発生回路たけであ
り、この部分を信頼性向上のため二１化することは極め
て小額の費用を要するのみで容易に実施できる。

さらに、この発明によれば、従来技術におけるようなポ
ーリング等に要する無駄時間がなくなシ。

データ線のデータ転送効率を格段に向上させることが可
能である。

【図面の簡単な説明】

第１図は従来のマルチドロップ形式のデータ伝送システ
ムの一例を示すシステム概略図、第２図はこの発明の一
実施例を示すシステム顧略図、第３図は第２図に示した
システムの詳細ブロック図、第４図はこの発明における
各ステーションユニットに対するタイミングを説明する
だめのタイミング図である。 １・・・・・・・・・伝送線路 ２・・・・・・・・・制御線 ３・・・・・・・・・データ線 ４・・・・・・・・・クロック発生回路５・・・・・・
・・・遅延回路 ６・・・・・・・・・アンド回路 ７・・・・・・・・・データ線空検出回路８・・・・・
・・・・送信要求信号線 １１− ９・・・・・・・・・データ線専有通知信号線１０・・
・・・・送受信回路 １１・・・・・・双方向ハラレルデータバスＡ　、　Ｂ
　、　Ｃ、Ｄ・・・ステーションユニットＫ・・・・・
・・・・計舅：磯あるいは端末装置Ｅ・・・・・・・・
・制御ステーションユニット代理人　為野伯−（ほか１
名） １２−

Claims (1)

【特許請求の範囲】
1. 共通のデータ線と共通の制御線とに樹枝状に接続された
   複数のステーションユニットと、上記制御線に共通のタ
   イミング基準信号を供給するクロック発生回路とを有す
   るデータ伝送システムにおいて、上記ステーションユニ
   ットの各々は、制御線上の共通のタイミング信号を基準
   として、当該システム内で唯一の独自なタイミング信号
   を発生する遅延回路と、データ線の状態を常時監視して
   データ線が使用さｎてい、ないときにのみ有意の信号を
   発生するデータ線空検出回路と、ステーションユニット
   に接続される計算機、その他の端末装置からのデータ送
   信要求があり、データ線空検出回路の出力が有意で、遅
   延回路が上記独自なタイミング信号を発生したとき、た
   だちに上記計算機、その他の端末装置からデータをとり
   込んで、上記データ線上にデータを送出すると共に、デ
   ータ線上のデータを常時監視して、それが自己ステーシ
   ョンユニット宛のものであれば、上記計算機、その他の
   端末装置にデータを転送する送受信回路とから成ること
   を特徴とするデータ伝送システム。