JPS58172690A - 液晶電気光学装置 - Google Patents
液晶電気光学装置Info
- Publication number
- JPS58172690A JPS58172690A JP57054343A JP5434382A JPS58172690A JP S58172690 A JPS58172690 A JP S58172690A JP 57054343 A JP57054343 A JP 57054343A JP 5434382 A JP5434382 A JP 5434382A JP S58172690 A JPS58172690 A JP S58172690A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- optical device
- electro
- capacitance
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は非線製素子のスイッチング特性を用いた液晶に
よる電気光学装置に関するものである。
よる電気光学装置に関するものである。
非線製素子（バリスタ、ダイオード、金属−絶縁体−金
属素子（以後Ｍ工Ｍ素竿と略称する）、放電管等）と液
晶電気光学装置を組み合わせることによって従来より多
桁の駆動が実現されることが知られている。これによっ
て多量の情報を表示できる液晶表示装置や、より細密な
パターンの光スィッチ等が実現される。このように多大
な利点を有する電気光学装置であるが、第１図に示すＭ
工Ｍ素子の例のように、必ずしも電圧−電流特性（■−
工時特性が工員対称でなく、液晶層に印加される電圧Ｖ
Ｘ、Ｏに直流成分が残存する。このＶＬＯ波形を示した
のが第２図である。直流成分は液晶の電気化学的分解を
促し液晶の寿命な低下させるばかりか、液晶層の電気的
等価回路定数、とりわけ並列等価抵抗ＲＬＯの低下を招
き、微妙なマツチングを必要とする非線型素子を設置し
た液晶電気光学装置にとっては致命的な影響を与える本
発明はこのような欠点を除去するために考案されたもの
で、残存する直流成分を付設した電気容量に担持させ、
液晶層にかかる電圧の対称性を補償するものである。
属素子（以後Ｍ工Ｍ素竿と略称する）、放電管等）と液
晶電気光学装置を組み合わせることによって従来より多
桁の駆動が実現されることが知られている。これによっ
て多量の情報を表示できる液晶表示装置や、より細密な
パターンの光スィッチ等が実現される。このように多大
な利点を有する電気光学装置であるが、第１図に示すＭ
工Ｍ素子の例のように、必ずしも電圧−電流特性（■−
工時特性が工員対称でなく、液晶層に印加される電圧Ｖ
Ｘ、Ｏに直流成分が残存する。このＶＬＯ波形を示した
のが第２図である。直流成分は液晶の電気化学的分解を
促し液晶の寿命な低下させるばかりか、液晶層の電気的
等価回路定数、とりわけ並列等価抵抗ＲＬＯの低下を招
き、微妙なマツチングを必要とする非線型素子を設置し
た液晶電気光学装置にとっては致命的な影響を与える本
発明はこのような欠点を除去するために考案されたもの
で、残存する直流成分を付設した電気容量に担持させ、
液晶層にかかる電圧の対称性を補償するものである。
以下、図面を参照しながら本発明を説明する。
第３図は非ｍ型素子を設置した液晶電気光学装置の等価
回路図である。並列等価回路を考えＱＬＯＲＬＯから成
る液晶層■、０ｏｕｔ、Ｒｏｕｔから成る本発明による
電気容量■（Ｒｏｕｔは損失成分を表わしている）、そ
れと非ｗｉｇ素子■が直列に駆動電源■に接続されてい
る。非ＩＩＭ素子■の動作は、第１図に示すように低電
圧では高抵抗ＲＮＬＯシｒ、高電圧では低抵抗ＲＮＬ
Ｏ）ｌをとるスイッチングであり、ＩＩＩＬ ＯＮ
を通して液晶層の等価容量ＱＬＯへの逮やかな充電と、
高抵抗ＲにＬ ＯＦＦに切り換わった後のＯＬＯの電荷
の保持である。電気容量■（以下ｎｏカット容量と称す
る）が第３図に示すように回路中に含まれると、上述の
ａｂ−への充電はＲれＯＷ とＤａカット容量を通し
て行なわれるようになる。またＯＬ＠の電荷保持にあた
っては、ｌＬ・を通してのリークの他に、Ｄｏカット容
量の損失成分１ｅｎｔとＲＮＩＬ ＯＦＦ を通して
行なわれるリークが加わることになる。液晶層への有効
な充電と十分な保持を行なわしめるためには、余分なり
Ｏカット容量は存在しない方が良いが、前述したように
非ａｍ素子のＶ−工時性を完全に対称化することは難し
く、ＤＯカッシ容量は必要である。しかし、できる限り
液晶層の充電・電荷保持に影響を与えない範囲にＤｏカ
ット容量を設定することは可能である。その条件の１つ
は、駆動電圧の変化が有効に非線−素子と液晶層に加わ
ることであり、（１）式を満足することが望ましい。
回路図である。並列等価回路を考えＱＬＯＲＬＯから成
る液晶層■、０ｏｕｔ、Ｒｏｕｔから成る本発明による
電気容量■（Ｒｏｕｔは損失成分を表わしている）、そ
れと非ｗｉｇ素子■が直列に駆動電源■に接続されてい
る。非ＩＩＭ素子■の動作は、第１図に示すように低電
圧では高抵抗ＲＮＬＯシｒ、高電圧では低抵抗ＲＮＬ
Ｏ）ｌをとるスイッチングであり、ＩＩＩＬ ＯＮ
を通して液晶層の等価容量ＱＬＯへの逮やかな充電と、
高抵抗ＲにＬ ＯＦＦに切り換わった後のＯＬＯの電荷
の保持である。電気容量■（以下ｎｏカット容量と称す
る）が第３図に示すように回路中に含まれると、上述の
ａｂ−への充電はＲれＯＷ とＤａカット容量を通し
て行なわれるようになる。またＯＬ＠の電荷保持にあた
っては、ｌＬ・を通してのリークの他に、Ｄｏカット容
量の損失成分１ｅｎｔとＲＮＩＬ ＯＦＦ を通して
行なわれるリークが加わることになる。液晶層への有効
な充電と十分な保持を行なわしめるためには、余分なり
Ｏカット容量は存在しない方が良いが、前述したように
非ａｍ素子のＶ−工時性を完全に対称化することは難し
く、ＤＯカッシ容量は必要である。しかし、できる限り
液晶層の充電・電荷保持に影響を与えない範囲にＤｏカ
ット容量を設定することは可能である。その条件の１つ
は、駆動電圧の変化が有効に非線−素子と液晶層に加わ
ることであり、（１）式を満足することが望ましい。
ｏ ｏｕｔ ）） ａＬｏ −−−−−−（１）
（１）式は駆動電圧の変化が容量比に分割されてしまう
ことから与えられる。第２にＤｏカット容量の損失等価
抵抗Ｒｏｕｔ は、駆動時の条件下でＣｃｕｔの電荷
を放電してしまわない大きさが要求される。これは厳密
に述べると第４図に示すように、１’ｊｏｉｉｔ と
ＲＮＬ ＯＦν＋ＢＬＯを通して放電する二つの経路
があり、この放電の時定数Ｔは（ＩＩ）式で与えられる
。
（１）式は駆動電圧の変化が容量比に分割されてしまう
ことから与えられる。第２にＤｏカット容量の損失等価
抵抗Ｒｏｕｔ は、駆動時の条件下でＣｃｕｔの電荷
を放電してしまわない大きさが要求される。これは厳密
に述べると第４図に示すように、１’ｊｏｉｉｔ と
ＲＮＬ ＯＦν＋ＢＬＯを通して放電する二つの経路
があり、この放電の時定数Ｔは（ＩＩ）式で与えられる
。
ＲＮＬＯννはＲＬ（＋ に対し小さいとＯＬＯの電
荷が保持されないので、１ＮＬｏνＦ＞ＲＬＯでなくて
はならない。亥たＲｏｕｔ がＲ舅ＬＯνＦ＋ＲＬ（
＋よりも小さければτが短くなり放電が逮くなる。
荷が保持されないので、１ＮＬｏνＦ＞ＲＬＯでなくて
はならない。亥たＲｏｕｔ がＲ舅ＬＯνＦ＋ＲＬ（
＋よりも小さければτが短くなり放電が逮くなる。
従ってＲｏｕｔの影響を無視するためには（８）式を満
足する必要がある。
足する必要がある。
ｉｔｏｕｉ））（ｍｘｚ ＯＦＦ＋ＲＬＯ） Ｔ−
−−−・（ｓ）ＲＡＩＬ Ｏνｖ〉ｙｕ、ｏ である
ことを考慮し、実用上の最低条件を考えると（ＩＩ）式
は（４）式のようになる。
−−−・（ｓ）ＲＡＩＬ Ｏνｖ〉ｙｕ、ｏ である
ことを考慮し、実用上の最低条件を考えると（ＩＩ）式
は（４）式のようになる。
ＩＬ６ｕｔ）ｉｔｌｌＬ ＯＦＦ ） ＲＬＯ−−−
・−（４）また、同じく（１）式も緩和して最低条件を
考えると伽）式となる。
・−（４）また、同じく（１）式も緩和して最低条件を
考えると伽）式となる。
Ｏｏ ｕ ｔ ） ＯＬ Ｏ−−・−（５）（４）
＃ （Ｊｌ）式はＤｏカッ）容量が最低満足しなけれ
ばならない条件であり、これらは非線型素子を設置した
液晶電気光学装置の特有な動作から由来するものである
。
＃ （Ｊｌ）式はＤｏカッ）容量が最低満足しなけれ
ばならない条件であり、これらは非線型素子を設置した
液晶電気光学装置の特有な動作から由来するものである
。
また第５ＷＪからもわかるように、回路上ＤＯカット容
量■は、液晶層■の前後、非線型素子■の前後のどこに
あっても構わない。このことはＤＣカット容量を非ａｍ
素子側基板側、それと対向する電極基板側いずれに設置
しても良いことを示している。なお電気容量は一般に周
波数分散を生じるがここでの値は駆動信号の最大周波数
での値である。
量■は、液晶層■の前後、非線型素子■の前後のどこに
あっても構わない。このことはＤＣカット容量を非ａｍ
素子側基板側、それと対向する電極基板側いずれに設置
しても良いことを示している。なお電気容量は一般に周
波数分散を生じるがここでの値は駆動信号の最大周波数
での値である。
次に具体的な実施例を挙げる。
実施例１
実施例１は本発明によるＤＯカッＦ容量として、誘電体
薄膜を液晶層と外５ｉｉｉ路接続電極あるいは液晶層と
非線型素子間に設置した例である。非線製素子の例とし
てここでは翼工Ｍ素子を取りあげて説明する。第５図は
Ｍ工Ｍ素子と液晶層間に誘電体薄膜（例 ｇｔｏ、、８
１０．１９１．Ｎ、。
薄膜を液晶層と外５ｉｉｉ路接続電極あるいは液晶層と
非線型素子間に設置した例である。非線製素子の例とし
てここでは翼工Ｍ素子を取りあげて説明する。第５図は
Ｍ工Ｍ素子と液晶層間に誘電体薄膜（例 ｇｔｏ、、８
１０．１９１．Ｎ、。
Ａｔ、０畠 、 Ｔ ａ ＠ Ｏ＠等 ）を付設した場
合の輩工Ｍ素子を含む１電極分の断面図である。第６５
！Ｊは第５図の平面図である。なお第５ｇは第６図の一
点鎖線■で切換したものである。透明な絶縁性基板■上
に透明電極■が付設され、それにＭ工Ｍ素子■が接続さ
れている。Ｍ工Ｍ素子は基板側金属電極■とその上の薄
い絶縁体層、さらにその上の上部金属電極［相］から成
り、基板側金属電極は外部駆動回路に、又上部金属電極
は透明電極に゛接続されている。このＭ１菫素子Ｉｌ−
板はその上に誘電体薄膜■がオーバーコーシされ、液晶
層０を介し、透明電極＠が付設された対向基板０に相対
している。ここではＭ１麗素子としてτａ−Ｔａ、Ｏ。
合の輩工Ｍ素子を含む１電極分の断面図である。第６５
！Ｊは第５図の平面図である。なお第５ｇは第６図の一
点鎖線■で切換したものである。透明な絶縁性基板■上
に透明電極■が付設され、それにＭ工Ｍ素子■が接続さ
れている。Ｍ工Ｍ素子は基板側金属電極■とその上の薄
い絶縁体層、さらにその上の上部金属電極［相］から成
り、基板側金属電極は外部駆動回路に、又上部金属電極
は透明電極に゛接続されている。このＭ１菫素子Ｉｌ−
板はその上に誘電体薄膜■がオーバーコーシされ、液晶
層０を介し、透明電極＠が付設された対向基板０に相対
している。ここではＭ１麗素子としてτａ−Ｔａ、Ｏ。
−Ｍ ｉ Ｏｒ構造を、誘電体薄膜として８１０．のス
パッタ膜を用いた。実測によると１電極分の液晶層のＲ
ム０ ０１６ は１ｔＬｏ≦１００ＭΩ、１９ＰＦ≧
ＱＬ（＋≧ｄＰＦ であった。なお１電極は１−角で
あり、不等号はＩＩＬＬＯ、ＯＬＯが印加される電圧に
依存すやために用いられている。これに対し！Ｊｉｏ、
は１ｏｏｏＸの厚さにスパッタされ、（ｌｏｕｔｘ３０
０ Ｐ Ｉ Ｒｏｕｔ＝１０’Ωである。これらの値
は（４） ＊ （Ｉｓ）式を十分満足するものであった
、実際の点雪時のｖＬＯｔＩＬ形を見ると第７図のよう
になり、第２ｇと比較するとＤＯ酸成分明らかに除去さ
れていることがわかる。また上側対向基板０の液晶に接
する側に、同じ（８１０，を１０００ム付般をした場合
もまったく同様な効果を得ている。
パッタ膜を用いた。実測によると１電極分の液晶層のＲ
ム０ ０１６ は１ｔＬｏ≦１００ＭΩ、１９ＰＦ≧
ＱＬ（＋≧ｄＰＦ であった。なお１電極は１−角で
あり、不等号はＩＩＬＬＯ、ＯＬＯが印加される電圧に
依存すやために用いられている。これに対し！Ｊｉｏ、
は１ｏｏｏＸの厚さにスパッタされ、（ｌｏｕｔｘ３０
０ Ｐ Ｉ Ｒｏｕｔ＝１０’Ωである。これらの値
は（４） ＊ （Ｉｓ）式を十分満足するものであった
、実際の点雪時のｖＬＯｔＩＬ形を見ると第７図のよう
になり、第２ｇと比較するとＤＯ酸成分明らかに除去さ
れていることがわかる。また上側対向基板０の液晶に接
する側に、同じ（８１０，を１０００ム付般をした場合
もまったく同様な効果を得ている。
以上は誘電体薄膜としてｓｌｏ、のスバクタ膜の例を示
したが、 （４） ＃ （５）式を満足することのでき
る誘電体薄膜ならば、先に例示した多様の無機薄膜が応
用される。！た薄膜作製法はスパッタに限らず、Ｏ，’
Ｖ、Ｄ、真空蒸着等も使用される。
したが、 （４） ＃ （５）式を満足することのでき
る誘電体薄膜ならば、先に例示した多様の無機薄膜が応
用される。！た薄膜作製法はスパッタに限らず、Ｏ，’
Ｖ、Ｄ、真空蒸着等も使用される。
実施例２
実施例２は本発明によるＤＯカット容量として有機薄膜
を設置した例である。実施例１と同じく非Ｉ１１！型素
子の例としてＭＩＭ素子を取りあげる。
を設置した例である。実施例１と同じく非Ｉ１１！型素
子の例としてＭＩＭ素子を取りあげる。
装置の構造は実施例１と同じであるので第５図。
第６図を引用する。！４なる点は誘電体薄膜＠が有機薄
膜となった点である。誘電体薄膜＠として使用可能な物
質とその薄膜作製法の例を第１表に示す。
膜となった点である。誘電体薄膜＠として使用可能な物
質とその薄膜作製法の例を第１表に示す。
第 １ 表
第１表中のポリイミドの場合を例にとつで更に詳しく説
明をする。ポリイミドをジメチルホルムアミドに溶解し
、ディップ塗付後焼成する。引き出し速度、浸度によっ
て膜の厚さは異なるが、１０体積バーセン）１手動によ
る引き出しで約２００ｏ ｉｆ）＊リイミド薄膜が製作
できた。こうしてＭ工Ｖ基板側にポリイミド薄膜を製作
し、実施例１と同様な駆動を行なったところ、実施例１
とほぼ同じ、工員対称なマＬＯ波形が得られ、このとき
の＠６辿ｔ、１Ｌａｕｔ 値は、（４） Ｉ （６）式
を満足するものであった。
明をする。ポリイミドをジメチルホルムアミドに溶解し
、ディップ塗付後焼成する。引き出し速度、浸度によっ
て膜の厚さは異なるが、１０体積バーセン）１手動によ
る引き出しで約２００ｏ ｉｆ）＊リイミド薄膜が製作
できた。こうしてＭ工Ｖ基板側にポリイミド薄膜を製作
し、実施例１と同様な駆動を行なったところ、実施例１
とほぼ同じ、工員対称なマＬＯ波形が得られ、このとき
の＠６辿ｔ、１Ｌａｕｔ 値は、（４） Ｉ （６）式
を満足するものであった。
以上、具体的な実施例を挙げて説明したが、本発明は１
１１１１に示す非線型なＶ−工時性を有する非線型素子
ならばすべてに応用されるものである、さらに、本発明
は基板の液晶に対するバツシベーシーンとして作用する
という利点も有しているΦ このように、本発明は液晶層にかかる電圧の有害な直流
成分をとり除き、信頼性の高い電気光学装置を実現する
ものである。
１１１１に示す非線型なＶ−工時性を有する非線型素子
ならばすべてに応用されるものである、さらに、本発明
は基板の液晶に対するバツシベーシーンとして作用する
という利点も有しているΦ このように、本発明は液晶層にかかる電圧の有害な直流
成分をとり除き、信頼性の高い電気光学装置を実現する
ものである。
第１図は非対称非纏臘素子の典型的なＶ−工時性である
。 第２図は非対称な非ｔａｉ１Ｍ素子を用いた従来の液晶
電気光学装置の、液晶層にかかる正負非対称な電圧波形
を示している。 第３図は本発明によるＤＯカット容量を設置した液晶電
気光学装置の等価回路である。 １・・・・・・駆動電源 ２・・・・・・液晶層 ５・・・・・・Ｄｏカット容量 ４・・・・・・非纏戯素子 ＃１４図はＤｏカット容量の並列等価容量Ｏｃｕｔから
の電荷の流れな示す図である。 第５図は本発明によるＤｏカット容量を誘電体薄膜によ
って設置した液晶電気光学装置の断面図である。 ６・・・・・・透明絶縁性基板 ７．１３・・・・・・透明電極 ８・・・・・・ＭＩＭ素子部分 ９・・・・・・基板側金属電極 １０・・・・・・上部金属電極 １１・・・・・・誘電体薄膜 １２・・・・・・液晶層 第６図は、＠ｓｗＪの平面図である。 ５・・・・・・第５［に対応する切断線を示す一点鎖線
第７図は本発明によるＤＯカット容量を設置した液晶電
気光学装置の液晶層にかかる電圧波形を示すものである
。 以上 ″・１ 第２図 第３図 第４図 へ、／４ 第５図
。 第２図は非対称な非ｔａｉ１Ｍ素子を用いた従来の液晶
電気光学装置の、液晶層にかかる正負非対称な電圧波形
を示している。 第３図は本発明によるＤＯカット容量を設置した液晶電
気光学装置の等価回路である。 １・・・・・・駆動電源 ２・・・・・・液晶層 ５・・・・・・Ｄｏカット容量 ４・・・・・・非纏戯素子 ＃１４図はＤｏカット容量の並列等価容量Ｏｃｕｔから
の電荷の流れな示す図である。 第５図は本発明によるＤｏカット容量を誘電体薄膜によ
って設置した液晶電気光学装置の断面図である。 ６・・・・・・透明絶縁性基板 ７．１３・・・・・・透明電極 ８・・・・・・ＭＩＭ素子部分 ９・・・・・・基板側金属電極 １０・・・・・・上部金属電極 １１・・・・・・誘電体薄膜 １２・・・・・・液晶層 第６図は、＠ｓｗＪの平面図である。 ５・・・・・・第５［に対応する切断線を示す一点鎖線
第７図は本発明によるＤＯカット容量を設置した液晶電
気光学装置の液晶層にかかる電圧波形を示すものである
。 以上 ″・１ 第２図 第３図 第４図 へ、／４ 第５図
Claims (1)
- 【特許請求の範囲】 （１） 対向する基板間に液晶を挟持し、少なくとも
一方の基板に非、ｉ＊ｉｉな電気特性を有する素子を設
置した電気光学装置において、外部回路接続電極、液晶
層、非線灘素子、外部回路接続電極から成る直列電気回
路内に電気容量を設置したことを特徴とする液晶電気光
学装置。 （２） 該電気光学装置において、液晶層と外部回路接
続電極間に電気容量を設置したことを特徴とする特許請
求の範囲第１項記戦の液晶電気光学装置（８） 該電
気光学装置において、非線型素子間外部回路接続電極間
に電気容量を設置したことを特徴とする特許請求の範囲
第１項記載の液晶電気光学装置。 （４） 該電気光学装置において、液晶層と非線型素
子間に電気容量を設置したことを特徴とする特許請求の
範囲第１項記載の液晶電気光学装置。 （６） 該電気容量が誘電体膜からなることを特徴と
する特許請求の範囲第１項〜第３項記載の液晶電気光学
装置。 （６）該電気容量の大きさが液晶層の並列等価容量より
大きいことを特徴とする特許請求の範囲第１項〜第５項
配戟の液晶電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054343A JPS58172690A (ja) | 1982-04-01 | 1982-04-01 | 液晶電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054343A JPS58172690A (ja) | 1982-04-01 | 1982-04-01 | 液晶電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172690A true JPS58172690A (ja) | 1983-10-11 |
| JPH0419557B2 JPH0419557B2 (ja) | 1992-03-30 |
Family
ID=12967966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57054343A Granted JPS58172690A (ja) | 1982-04-01 | 1982-04-01 | 液晶電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172690A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211828A (ja) * | 1986-03-14 | 1987-01-20 | Seiko Epson Corp | 液晶表示装置 |
| JPS63198021A (ja) * | 1987-02-13 | 1988-08-16 | Seiko Epson Corp | 液晶表示素子 |
| JPH0445427A (ja) * | 1990-06-13 | 1992-02-14 | Nec Corp | 液晶表示素子 |
| JPH08240818A (ja) * | 1996-01-29 | 1996-09-17 | Seiko Epson Corp | 液晶表示素子 |
-
1982
- 1982-04-01 JP JP57054343A patent/JPS58172690A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211828A (ja) * | 1986-03-14 | 1987-01-20 | Seiko Epson Corp | 液晶表示装置 |
| JPS63198021A (ja) * | 1987-02-13 | 1988-08-16 | Seiko Epson Corp | 液晶表示素子 |
| JPH0445427A (ja) * | 1990-06-13 | 1992-02-14 | Nec Corp | 液晶表示素子 |
| JPH08240818A (ja) * | 1996-01-29 | 1996-09-17 | Seiko Epson Corp | 液晶表示素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0419557B2 (ja) | 1992-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4082430A (en) | Driving circuit for a matrix-addressed liquid crystal display device | |
| JPS6321907B2 (ja) | ||
| JPS59131974A (ja) | 液晶表示装置 | |
| JPS6188578A (ja) | 非線形素子 | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| JPS58172690A (ja) | 液晶電気光学装置 | |
| EP0391024A1 (de) | Schaltungsanordnung für Anzeigevorrichtung | |
| JPS6142690A (ja) | 液晶表示素子の駆動方法 | |
| JPH0743748A (ja) | 金属配線基板と薄膜ダイオードアレイ及びその製造方法 | |
| CN113077765B (zh) | 像素驱动电路、液晶显示面板及其驱动方法、显示装置 | |
| JP2868758B1 (ja) | 液晶表示装置 | |
| JP3119233B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0682783A (ja) | 液晶表示素子 | |
| JPS63303322A (ja) | 液晶表示装置 | |
| JPH01125861A (ja) | 表示パネル用非線形２端子素子 | |
| JPS5820020B2 (ja) | 液晶表示パネル | |
| JPH02239230A (ja) | 液晶表示装置 | |
| JP2947697B2 (ja) | 液晶表示装置の駆動方法 | |
| JPS6217751B2 (ja) | ||
| JPS62134628A (ja) | 蓄積コンデンサアドレスダイオ−ド型アクテイブマトリクス液晶表示装置とその駆動方法 | |
| JPH0720499A (ja) | 非線形素子およびその製造方法と非線形素子を備えた電気光学装置用素子基板並びに電気光学装置 | |
| JPS59187322A (ja) | 液晶表示装置 | |
| JPH07244299A (ja) | 液晶表示装置及びその製造方法 | |
| JPH03174123A (ja) | 電気光学装置およびその製造方法 | |
| JPS60173521A (ja) | 液晶表示装置用電極基板の製造方法 |