JP2947697B2 - 液晶表示装置の駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＳＭ（metal semico
nductor metal）素子、ＭＩＭ（metal insulator meta
l）素子等の非線形抵抗２端子素子を備えた液晶表示装
置の駆動方法に関する。

【０００２】

【従来の技術】図１５および図１６に、非線形抵抗２端
子素子を用いた一般的な液晶表示装置を構成する両方の
基板の平面図を示す。図１５に示される一方の絶縁性基
板１には、複数の走査信号線１０１が並設され、隣接す
る各走査信号線１０１の間に複数の絵素電極１０４が形
成されている。さらに、各絵素電極１０４と該当する走
査線１０１とを接続するように非線形抵抗２端子素子１
０３が形成されている。図１６に示される他方の絶縁性
基板２には、走査信号線１０１に垂直な方向に複数のデ
ータ信号線１０２が形成されている。この両基板１、２
は貼り合わされ、その間隙に液晶層が封入されることに
より、液晶表示装置が構成される。

【０００３】図１７に、上記液晶表示装置の等価回路を
示す。この図においては、抵抗とコンデンサとの並列接
続回路にて液晶層１０５を表している。走査信号線１０
１には、図１８（ａ）に示すような走査信号１０６が印
加され、データ信号線１０２には図１８（ｂ）に示すよ
うなデータ信号１０７が印加される。この走査信号線１
０１の電位とデータ信号線１０２の電位との差が、１絵
素に相当する液晶層１０５の部分（以下、これを液晶層
部分という。）と非線形抵抗２端子素子１０３とから構
成される直列回路の両端に印加される。

【０００４】走査信号１０６は、選択期間１０８と非選
択期間１０９とに分けられ、選択期間１０８中は非線形
抵抗２端子素子１０３を導通状態にする選択電位をと
り、非選択期間１０９中は非線形抵抗２端子素子１０３
を非導通状態にする非選択電位をとる。選択期間１０８
ｂの電位は、１周期前の選択期間１０８ａの電位とは極
性が逆となるように設定され、走査信号１０６は液晶層
部分を交流駆動する。

【０００５】他方のデータ信号１０７は、白黒の２値表
示を行う場合、１０７ａまたは１０７ｂの２つの電位の
いずれか一方またはその中間の任意の電位に設定され
る。ここで、液晶層部分に印加される電圧が高い時に黒
表示となり、印加電圧が低い時に白表示になるとすると
（以下同様の場合について説明する。）、図１８の選択
期間１０８ａは液晶層部分に印加される電圧を高くして
黒表示を行う場合を示し、選択期間１０８ｂは液晶層部
分に印加される電圧を低くして白表示を行う場合を示
す。このように選択期間１０８中は、導通状態となった
非線形抵抗２端子素子１０３を介して液晶層部分に適当
な電圧が印加され、非選択期間１０９中はその電圧を保
持する、という動作を繰り返して表示が行われる。

【０００６】

【発明が解決しようとする課題】図１８に示したような
走査信号１０６とデータ信号１０７とが印加された場合
に、非線形抵抗２端子素子１０３と液晶層部分とから構
成される直列回路の両端に印加される電圧Ｖin、液晶層
部分に印加される電圧ＶLC、非線形抵抗２端子素子に印
加される電圧Ｖzおよび非線形抵抗２端子素子を流れる
電流Ｉzを、図１４（ａ）および図１４（ｂ）に示す。

【０００７】図１４（ｂ）に示すように、Ｉzは選択期
間１０８の開始直後に最大となり、その後急減する。一
般に、非線形抵抗２端子素子には電流密度Ｊzに限界値
Ｊzmaxが存在し、Ｊzmaxに素子面積Ｓを乗じた電流限界
値Ｉzmax（＝Ｊzmax×Ｓ）以上の電流を流すと、非線形
抵抗２端子素子が絶縁破壊を起こしてしまう。よって、
図１８に示したような走査信号１０６とデータ信号１０
７とを印加する場合、選択期間開始直後の最大電流を電
流限界値Ｉzmax以下にする必要がある。なお、図１４
（ｂ）は、選択期間１０８の開始直後の最大電流をＩzm
axとした場合を示す。

【０００８】選択期間中に非線形抵抗２端子素子１０３
を流れて液晶層部分に印加される電荷は、図１４（ｂ）
に斜線部で示した部分の面積で表される。この液晶層部
分に印加される電荷は、図１４（ｂ）のように選択期間
開始直後の最大電流をＩzmaxとした時に最大となる。こ
の最大電荷は、液晶層部分を点灯させるのに必要な電荷
（液晶層１０５の静電容量電荷×必要な液晶層印加電
圧）より充分大きいことが必要である。Ｉzmaxが小さ
く、液晶層部分に印加できる最大電荷が充分大きくない
場合には、液晶層部分を点灯させることができないの
で、これを大きくする必要がある。

【０００９】上記最大電荷を大きくする方法の１つとし
て、選択期間を長くする方法が考えられるが、この方法
では走査信号線の数を減らす必要があるので好ましくな
い。その他の方法として、素子面積Ｓを増大して電流限
界値Ｉzmaxを大きくする方法が考えられる。しかし、こ
の場合、選択期間に液晶層部分に印加できる電荷が大き
くなると同時に、非選択期間に非線形抵抗２端子素子１
０３に流れる電流も大きくなるので、非選択期間に液晶
層１０５から失われる電荷が増加する。さらに、素子面
積Ｓを増大した場合、非線形抵抗２端子素子１０３の静
電容量Ｃzが増大するので、液晶層１０５の駆動に以下
のような悪影響を及ぼす。

【００１０】選択期間開始直後に非線形抵抗２端子素子
１０３に印加される電圧Ｖzaは、下記１式で表される。

【００１１】 Ｖza＝Ｖinｓ×ＣLC／（ＣLC＋Ｃz）…（１） 但し、Ｖinｓ；選択期間における非線形抵抗２端子素子
と液晶層部分とから構成される直列回路の両端に印加さ
れる電圧 ＣLC；液晶層部分の静電容量 Ｃz；非線形抵抗２端子素子の静電容量 上記１式によれば、Ｃzが増大するとＶinｓの内非線形
抵抗２端子素子１０３に印加される比率が減少すること
が分かる。このことは、素子面積Ｓを増大し、かつ、非
線形抵抗２端子素子１０３に印加される電圧が素子面積
Ｓを増大する以前と同一になるようにするためには、電
圧Ｖinｓを大きくする必要があることを示す。

【００１２】本発明は、このような従来技術の課題を解
決するためになされたものであり、選択期間を長くした
り、電流限界値Ｉzmaxを大きくしたりすることなく、液
晶層に印加される電圧を充分大きくして、良好な表示を
得ることができる液晶表示装置の駆動方法を提供するこ
とを目的とする。

【００１３】

【課題を解決するための手段】本発明の液晶表示装置の
駆動方法は、マトリクス状に配設された絵素電極の周辺
を通り、複数の走査信号線および複数のデータ信号線の
各々が、各走査信号線と各データ信号線とが交差する状
態で並設され、両信号線が交差する部分の近傍に設けた
非線形抵抗２端子素子が、該絵素電極と該走査信号線と
該データ信号線とに接続され、該走査信号線に選択期間
と非選択期間とを有する走査信号を印加すると共に該デ
ータ信号線にデータ信号を印加し、該非線形抵抗２端子
素子を介して該絵素電極に電圧を印加する液晶表示装置
において、１絵素に相当する液晶層部分と該非線形抵抗
２端子素子とから構成される直列回路の両端に、該選択
期間に電圧値に勾配を持つ電圧を印加し、該選択期間に
該非線形抵抗２端子素子に印加する電圧変化を小さくす
るので、そのことにより上記目的が達成される。

【００１４】この液晶表示装置の駆動方法において、前
記直列回路の両端に選択期間中に印加する電圧に、少な
くとも抵抗とコンデンサとを含む回路により矩形波パル
ス電圧を変形して得られたものを使用することができ
る。

【００１５】また、前記直列回路の両端に選択期間中
に、該選択期間中に該液晶層部分の両端に印加される電
圧とほぼ等しい変化率で変化する電圧を印加し、該選択
期間に前記非線形抵抗２端子素子に印加される電圧をほ
ぼ一定にしてもよい。

【００１６】

【作用】本発明においては、１絵素に相当する液晶層部
分と非線形抵抗２端子素子とから構成される直列回路の
両端に印加される電圧Ｖinが、選択期間に電圧値に勾配
を持つ電圧を印加するので、選択期間に該非線形抵抗２
端子素子に印加される電圧の変化が小さくなる。その結
果、矩形波パルス電圧を用いた場合に比べて、非線形抵
抗２端子素子の電流限界値が等しくても、液晶層印加電
荷を大きくすることができる。

【００１７】また、上記直列回路の両端に選択期間中に
印加する電圧Ｖinを、選択期間中に液晶層部分の両端に
印加される電圧ＶLCの変化率とほぼ等しい変化率で変化
するようにさせると、選択期間に非線形抵抗２端子素子
に印加される電圧がほぼ一定となり、液晶層印加電荷が
最大となる。

【００１８】また、少なくとも抵抗とコンデンサとを組
み合わせた回路を用いることにより、走査ドライバから
出力される矩形波をなまらせて走査信号を得てもよい。
この場合、最適な走査信号波形を得ることは困難である
が、従来から用いられている走査ドライバをそのまま用
いることができ、特別な走査ドライバを必要としない。

【００１９】

【実施例】以下、本発明について、図面を参照しながら
説明する。

【００２０】本発明にあっては、選択期間において液晶
層部分と非線形抵抗２端子素子とから構成される直列回
路の両端に、図１（ａ）に示すような選択期間開始直後
から選択期間終了直前にかけて変化させたＶinを印加す
る。すると、図１（ｂ）に示すように選択期間における
素子電流Ｉzの変化が小さくなる。よって、図１４
（ａ）に示す矩形波パルス電圧を用いた場合に比べて、
選択期間における素子電流Ｉzの最大値をＩzmaxと同じ
にしても、図中の斜線部分の面積で表される液晶層印加
電荷が大きくなる。

【００２１】さらに、図２（ａ）に示すように、選択期
間中に上記直列回路の両端に、選択期間中に液晶層部分
の両端に印加される電圧ＶLCの変化率とほぼ等しい変化
率で変化する電圧Ｖinを印加すると、選択期間に非線形
抵抗２端子素子に印加される電圧がほぼ一定になる。こ
の場合、選択期間における素子電流Ｉzの最大値を素子
電流限界値Ｉzmaxに設定すると、図２（ｂ）の斜線部分
の面積で表される液晶層印加電荷を最大にすることがで
きる。

【００２２】なお、選択期間において印加する電圧Ｖin
は、表示に必要な液晶層印加電荷が得られることと、非
線形抵抗２端子素子に限界値以上の電流が流れないこと
とが必要である。さらに、信号を得るために使用するド
ライバに必要な耐圧を下げるためには、Ｖinの最大値は
できるだけ小さいことが望ましい。図１（ａ）に示すよ
うな波形の電圧を用いた場合、選択期間において印加す
る電圧Ｖinの最適化は以下のようにして行う。

【００２３】まず、図２に示すように、液晶層印加電圧
が最も大きい表示を行う場合について考える。ここで、
必要とされる液晶層印加電圧を±ＶLCb、選択期間開始
直後のＶinをＶss、選択期間終了直前のＶinをＶse、選
択期間におけるＶinの変化率（勾配）を図２（ａ）に示
すように一定とする。また、非線形抵抗２端子素子の電
流限界値をＩzmax、そのときの非線形抵抗２端子素子印
加電圧をＶzmax、選択期間の長さをｔとする。

【００２４】この場合、選択期間開始直後に非線形抵抗
２端子素子に印加される電圧Ｖzsは下記２式で表わされ
る。

【００２５】 Ｖzs＝ＶLCb＋Ｖss×ＣLC／（ＣLC＋Ｃz） …（２） 上記Ｖssは最大値に、即ちＶzsがＶzmaxと等しくなるよ
うな値に設定する。これは、選択期間中のＶinの最大値
Ｖseをできるだけ小さくするためである。選択期間中の
ＶzsをＶzmaxに保って、選択期間における液晶層印加電
圧の変化量ΔＶLCを最大にすると、 ΔＶLC＝Ｉzmax×ｔ／ＣLC …（３） Ｖse＝Ｖss＋ΔＶLC＝Ｖss＋Ｉzmax×ｔ／ＣLC …（４） となり、選択期間直後のＶLCは下記５式で表される。

【００２６】 ＶLC＝−ＶLCb＋ΔＶLC−（Ｖse−Ｖss）×Ｃz／（ＣLC＋Ｃz） …（５） このＶLCがＶLCb以上である必要があるので、 ＶLC＝−ＶLCb＋ΔＶLC−（Ｖse−Ｖss）×Ｃz／（ＣLC＋Ｃz）≧ＶLCb ΔＶLC≧２ＶLCb＋（Ｖse−Ｖss）×Ｃz／（ＣLC＋Ｃz） …（６） を満足する必要がある。また、Ｉzmaxは、上記３式およ
び６式より、下記７式を満足させる必要がある。

【００２７】 Ｉzmax≧｛２ＶLCb＋（Ｖse−Ｖss）×Ｃz／（ＣLC＋Ｃz）｝×ＣLC／ｔ…（ ７） 上記７式において等号（＝）が成立する時には、Ｖseを
上記４式および６式より求めた下記８式で表される値に
設定する。

【００２８】 Ｖse＝Ｖss＋２ＶLCb＋（Ｖse−Ｖss）×Ｃz／（ＣLC＋Ｃz） …（８） 上記７式において不等号（＜）が成立する時には、Ｖse
を上記８式で表される値に設定すると選択期間終了直後
においてＶLC＞ＶLCbとなるので、Ｖseを上記８式で表
される値よりも小さくしてＶLC＝ＶLCbとなるように設
定する。このように設定する理由は、駆動信号発生ドラ
イバに必要な耐電圧をできるだけ小さくし、ドライバコ
ストを低くするためである。

【００２９】次に、図３に示すように、液晶層印加電圧
が最大値よりも小さい表示を行う場合について考える。
図３に示すようにＶssおよびＶseを、液晶層印加電圧が
最大の場合のＶssおよびＶseと比べて同じ値ΔＶだけ小
さくして、選択期間におけるＶinの変化率（勾配）を一
定とすることにより必要な液晶層印加電圧を得ることが
できる。この場合、図４（ａ）に示すように選択期間中
において一定の傾斜を有する走査信号と、図４（ｂ）に
示すように選択期間中において±Ｖsigの範囲の一定値
を有するデータ信号とを用いることができる。

【００３０】また、図５に示すように、液晶層印加電圧
が最も大きい表示の場合と液晶層印加電圧が最大値より
も小さい表示の場合とにおけるＶssと同じにし、いまま
でとは逆の勾配で電圧を変化させてＶseを異ならせるこ
とにより、必要な液晶層印加電圧を得る方法がある。こ
の場合、図６（ａ）に示すように、走査信号は通常の矩
形波パルス電圧を用い、データ信号に適当な傾斜を持つ
ものを用いることができる。また、図５に示す信号を用
いた場合は、従来の信号を用いてＶLCを得る場合よりも
Ｖzの変化は大きくなる。

【００３１】さらに、図７に示すように、抵抗Ｒとコン
デンサＣとを組み合わせた回路を用い、図８（ａ）に示
すように、走査ドライバから出力される矩形波パルス
（破線にて示す）をなまらせて走査信号（実線にて示
す）としてもよい。この時、データ信号としては図８
（ｂ）に示すような通常のものを用いることができる。
この場合において、必要とされる液晶層印加電圧が大き
い場合には、図９（ａ）に示すようなＶinおよびＶLC波
形とし、必要とされる液晶層印加電圧が小さい場合に
は、図９（ｂ）に示すようなＶinおよびＶLC波形とす
る。この方式による場合には、最適な変化率を有する走
査信号波形を得ることは困難であるが、走査ドライバと
して従来から用いられているものを用いることができ
る。この場合のＶzの変化は、図１４に示す従来の信号
を用いた場合に比べて小さくなる。

【００３２】（実施例１）図１０に本発明を適用する液
晶表示装置における素子側基板の断面図を示し、図１１
に素子側基板の平面図を示し、図１２に素子側基板に対
して対向配設される対向側基板の平面図を示す。素子側
基板には、図１０及び１１に示すように、走査信号線５
が形成されている。この走査信号線５は、図には１本分
しか示されていないが、実際には図示されている走査信
号線５と平行に複数のものが形成されている。かかる走
査信号線５の隣接するもの同士の間に複数の絵素電極８
が形成されている。さらに、各絵素電極８と該当する走
査信号線５とを接続するように非線形抵抗２端子素子９
が形成されている。非線形抵抗２端子素子９は、Ｔｉ薄
膜７、ＺｎＳ薄膜６およびＴａ薄膜５の３層構造からな
る。

【００３３】一方、対向側基板には、図１２に示すよう
に、上述した走査信号線５に対して交差する状態、この
例では直交する状態でストライプ状をした複数のデータ
信号線１０が形成されている。

【００３４】上記素子側基板と対向側基板とは、それぞ
れ絵素電極８およびデータ信号線１０を内側にして貼り
合わされ、その間隙に液晶層が封入されることにより、
液晶表示装置が構成されている。

【００３５】この液晶表示装置は、以下のようにして製
造することができる。

【００３６】まず、素子側基板となるガラス基板上に、
スパッタリング法によりＴａ薄膜を積層し、これをフォ
トリソグラフィー法によりパターニングして走査信号線
５を形成する。

【００３７】次に、ＺｎＳ薄膜をスパッタリング方によ
り形成し、フォトリソグラフィー法によりパターニング
してＺｎＳ薄膜６を形成する。その上に、スパッタリン
グ法によりＴｉ薄膜を積層し、これをフォトリソグラフ
ィー法によりパターニングしてＴｉ薄膜７を形成する。
このＴｉ薄膜７、ＺｎＳ薄膜６および走査信号線５の３
層構造が非線形抵抗２端子素子９となる。

【００３８】さらに、スパッタリング法によりＩＴＯ
（Indium Tin Oxide）薄膜を積層し、これをフォトリソ
グラフィー法によりパターニングして絵素電極８を形成
する。以上により、素子側基板が完成する。

【００３９】次に、対向側基板となるガラス基板上に、
スパッタリング法によりＩＴＯ薄膜を形成し、これをフ
ォトリソグラフィー法によりパターニングして、ストラ
イプ状のデータ信号線１０を形成する。以上により、対
向側基板が完成する。

【００４０】これら両基板を、走査信号線５およびデー
タ信号線１０が互いに直交するように貼り合わせてシー
ル樹脂で固定し、その間隙に液晶を充填して液晶層とす
る。以上により、液晶表示装置が完成する。

【００４１】その後、外部に出ている走査信号線端子に
走査ドライバを接続し、外部に出ているデータ信号線端
子にデータドライバを接続して、走査ドライバに図４
（ａ）に示す走査信号を発生させ、データドライバに図
４（ｂ）に示すデータ信号を発生させる。

【００４２】この実施例の液晶表示装置において、液晶
層の静電容量ＣLCは０．８ｐＦ、必要な液晶層印加電圧
ＶLCは１．０〜５．０、選択期間の長さｔは３５×１０
^-6ｓｅｃ、非線形抵抗２端子素子の静電容量Ｃzは０．
２ｐＦ、非線形抵抗２端子素子の電流限界値Ｉzmaxは
２．９×１０^-7Ａ、そのときの印加電圧Ｖzmaxは１７Ｖ
となっている。

【００４３】かかる液晶表示装置において、ＶLC＝５．
０Ｖの表示を行う場合、上記２式および８式より、Ｖss
＝１５Ｖ、Ｖse＝２７．５Ｖとなる。

【００４４】この時、選択期間において必要な液晶層印
加電圧の変化量ΔＶLCは、上記６式より、ΔＶLC＝１
２．５Ｖとなり、必要な非線形抵抗２端子素子電流は、
上記７式より２．９×１０^-7Ａとなる。これは、非線形
抵抗２端子素子の電流限界値に等しい。よって、ＶLC＝
５．０Ｖの表示を行う場合には、上記Ｖss＝１５Ｖ、Ｖ
se＝２７．５Ｖを用いる。

【００４５】また、ＶLC＝１．０Ｖの表示を行う場合、
図３に示すようにＶssおよびＶseを、ＶLC＝５．０の表
示を行う場合のＶssおよびＶseと比べて同じ値だけ小さ
くする方法を用いた。この時、Ｖss＝８．０Ｖ、Ｖse＝
２０．５Ｖとすると、ＶLC＝１．０Ｖを得ることができ
た。

【００４６】走査信号電圧として、図４（ａ）に示すよ
うに、選択期間開始直後がＶs1、選択期間終了直前がＶ
s2で、選択期間中の変化量（勾配）が一定であり、非選
択期間中は０であるものを用い、データ信号電圧とし
て、図４（ｂ）に示すように、±Ｖsigの範囲の一定値
を取るものを用いると、Ｖss＝Ｖs1±Ｖsig、Ｖse＝Ｖs
2±Ｖsigとなる。よって、ＶLC＝５．０の表示の場合に
Ｖss＝１５Ｖ、Ｖse＝２７．５Ｖとし、ＶLC＝１．０Ｖ
の表示の場合にＶss＝８．０Ｖ、Ｖse＝２０．５Ｖとす
るために、Ｖs1＝１１．５Ｖ、Ｖs2＝２４．０Ｖ、Ｖsi
g＝３．５Ｖとする。

【００４７】上記のように設定した液晶表示装置の駆動
方法による場合は、図１８に示す走査信号およびデータ
信号により駆動され、同一の素子電流限界値を有する従
来の液晶表示装置に比べて液晶層に印加できる電圧が大
きくなり、良好な表示を得ることができた。

【００４８】なお、上述した実施例１においては図３及
び図４に示す信号を用いているが、本実施例１において
も、図１に示す信号、図２に示す信号、または図６に示
す信号を用いて行うことが可能である。

【００４９】（実施例２）図１３に実施例２の液晶表示
装置における素子側基板の平面図を示す。この素子側基
板には、端部に抵抗部１２とコンデンサ部１３とを有す
る走査信号線５が、端に存在する抵抗部１２を、素子側
基板における表示部の外側に設けた走査信号線端子１１
と接続した状態で形成されている。この走査信号線５
は、図示例では１本が現れているが、実際には図示され
たものと平行に複数のものが形成されている。上記抵抗
部１２は抵抗として機能し、コンデンサ部１３は後述す
る対向基板上のデータ信号線との間でコンデンサを形成
する。

【００５０】隣接する各走査信号線５の間には複数の絵
素電極８が形成され、各絵素電極８と該当する走査線５
とを接続するように非線形抵抗２端子素子９が形成され
ている。非線形抵抗２端子素子９は、Ｔｉ薄膜７、Ｚｎ
Ｓ薄膜６およびＴａ薄膜５の３層構造からなる。

【００５１】対向側基板には、実施例１と同様、図１２
に示すように、走査信号線５に垂直な方向に複数のデー
タ信号線１０が形成されている。

【００５２】上記素子側基板と対向基板とは、絵素電極
８および走査信号線５を内側にして貼り合わされ、その
間隙に液晶層が封入されることにより、液晶表示装置が
構成されている。

【００５３】この液晶表示装置は、以下のようにして製
造することができる。

【００５４】まず、素子側基板となるガラス基板上に、
スパッタリング法によりＴａ薄膜を積層し、これをフォ
トリソグラフィー法によりパターニングして走査信号線
５を形成する。この時、図１３に示す抵抗部１２および
コンデンサ部１３も同時にパターン形成する。

【００５５】次に、ＺｎＳ薄膜をスパッタリング方によ
り形成し、フォトリソグラフィー法によりパターニング
してＺｎＳ薄膜６を形成する。その上に、スパッタリン
グ法によりＴｉ薄膜を積層し、これをフォトリソグラフ
ィー法によりパターニングしてＴｉ薄膜７を形成する。
このＴｉ薄膜７、ＺｎＳ薄膜６および走査信号線５の３
層構造が非線形抵抗２端子素子９となる。

【００５６】さらに、スパッタリング法によりＩＴＯ薄
膜を積層し、これをフォトリソグラフィー法によりパタ
ーニングして絵素電極８を形成する。以上により、素子
側基板が完成する。

【００５７】次に、対向側基板となるガラス基板上に、
スパッタリング法によりＩＴＯ薄膜を形成し、これをフ
ォトリソグラフィー法によりパターニングして、ストラ
イプ状のデータ信号線１０を形成する。以上により、対
向側基板が完成する。

【００５８】これら両基板を、走査信号線５およびデー
タ信号線１０が互いに直交するように貼り合わせてシー
ル樹脂で固定し、その間隙に液晶を充填して液晶層とす
る。以上により、液晶表示装置が完成する。

【００５９】その後、外部に出ている走査信号線端子に
走査ドライバを接続し、外部に出ているデータ信号線端
子にデータドライバを接続して、走査ドライバに図１８
に示す矩形波パルスの走査信号１０６を発生させ、デー
タドライバには図１８に示すデータ信号１０７を発生さ
せる。

【００６０】この実施例の液晶表示装置において、液晶
層の静電容量ＣLCは０．８ｐＦ、必要な液晶層印加電圧
ＶLCは１．０〜５．０、選択期間の長さｔは３５×１０
^-6ｓｅｃ、非線形抵抗２端子素子の静電容量Ｃzは０．
２ｐＦ、非線形抵抗２端子素子の電流限界値Ｉzmaxは
４．８×１０^-7Ａ、そのときの印加電圧Ｖzmaxは２０Ｖ
となっている。

【００６１】上記走査信号線５には、抵抗部１２および
コンデンサ部１３が形成されているので、走査ドライバ
から出力される矩形波パルス信号は、図８（ａ）に示す
ような波形になる。よって、液晶層印加電圧が大きい表
示の場合のＶinおよびＶLCの波形は図９（ａ）に示すよ
うになり、液晶層印加電圧が小さい表示の場合のＶinお
よびＶLCの波形は図９（ｂ）に示すようになる。

【００６２】選択期間中の走査信号電圧を２１．０Ｖ、
データ信号電圧を±３．５Ｖとしたところ、良好な表示
を得ることができた。

【００６３】なお、上述した説明では１絵素に相当する
液晶層部分と該非線形抵抗２端子素子とから構成される
直列回路の両端に、選択期間開始直後から選択期間終了
直前にかけて変化させた電圧を印加しているが、本発明
はこれに限らず、選択期間の一部において電圧値に勾配
を持つ電圧を印加するようにしても実施できる。

【００６４】上記実施例においては、非線形抵抗２端子
素子として、ＺｎＳ薄膜をＴａ薄膜およびＴｉ薄膜で挟
んだＭＳＭ（Metal Semiconductor Metal）素子を用い
たが、ＺｎＳ以外の半導体を金属膜で挟んだＭＳＭ素子
や、絶縁体を金属膜で挟んだＭＩＭ（Metal Insulator
Metal）素子など、様々な非線形抵抗２端子素子を用い
ることができる。

【００６５】

【効果】以上の説明から明らかなように、本発明によれ
ば、１絵素に相当する液晶層部分と非線形抵抗２端子素
子とから構成される直列回路の両端に印加される電圧Ｖ
inを、選択期間に勾配を持つように変化させてあり、選
択期間に該非線形抵抗２端子素子に印加される電圧の変
化が小さくなっている。よって、矩形波パルス電圧を用
いた従来の液晶表示装置に比べて、非線形抵抗２端子素
子の電流限界値が等しくても液晶層印加電荷を大きくす
ることができる。その結果、選択期間を長くしたり、電
流限界値Ｉzmaxを大きくしたりすることなく液晶層に印
加される電圧を充分大きくして、良好な表示を得ること
ができる。

【００６６】抵抗とコンデンサとを組み合わせた回路を
用いて、走査ドライバから出力される矩形波をなまらせ
た場合には、最適な走査信号波形を得ることは困難であ
るが、従来から用いられている走査ドライバをそのまま
用いることができ、特別な走査ドライバを用いる必要が
ない。

【図面の簡単な説明】

【図１】（ａ）は本発明方法の一実施例にかかり、液晶
層印加電圧ＶLC、非線形抵抗２端子素子印加電圧Ｖzお
よび直列回路の両端に印加される電圧Ｖinを示す図であ
り、（ｂ）はそのときの非線形抵抗２端子素子の電流Ｉ
zを示す図である。

【図２】（ａ）は本発明において選択期間の非線形抵抗
２端子素子電流をほぼ一定にした場合における液晶層印
加電圧ＶLC、非線形抵抗２端子素子印加電圧Ｖzおよび
直列回路の両端に印加される電圧Ｖinを示す図であり、
（ｂ）はそのときの非線形抵抗２端子素子の電流Ｉzを
示す図である。

【図３】本発明方法において、液晶層印加電圧が小さい
表示を行う場合の液晶層印加電圧ＶLCおよび直列回路の
両端に印加される電圧Ｖinの一実施例を示す図である。

【図４】（ａ）は図３の駆動方法に用いられる走査信号
波形を示し、（ｂ）はそのときのデータ信号波形を示
す。

【図５】本発明方法において、液晶層印加電圧が小さい
表示を行う場合の液晶層印加電圧ＶLCおよび直列回路の
両端に印加される電圧Ｖinの他の実施例を示す図であ
る。

【図６】（ａ）は図５の駆動方法に用いられる走査信号
波形を示し、（ｂ）はそのときのデータ信号波形を示
す。

【図７】矩形波パルスから本発明方法に用いられる走査
信号波形を実現するための回路図である。

【図８】（ａ）は図７の回路を用いた場合の走査信号波
形を示し、（ｂ）はそのときのデータ信号波形を示す。

【図９】（ａ）は図８の信号波形を用いた場合であっ
て、液晶層印加電圧が大きい表示を行う場合の液晶層印
加電圧ＶLCおよび直列回路の両端に印加される電圧Ｖin
を示し、（ｂ）は図８の信号波形を用いた場合であっ
て、液晶層印加電圧が小さい表示を行う場合の液晶層印
加電圧ＶLCおよび直列回路の両端に印加される電圧Ｖin
を示す。

【図１０】実施例１に用いた液晶表示装置の素子側基板
を示す断面図である。

【図１１】実施例１に用いた液晶表示装置の素子側基板
を示す平面図である。

【図１２】実施例１に用いた液晶表示装置の対向側基板
を示す平面図である。

【図１３】実施例２に用いた液晶表示装置の素子側基板
を示す平面図である。

【図１４】（ａ）は従来の液晶表示装置の駆動方法にお
ける、液晶層印加電圧ＶLC、非線形抵抗２端子素子印加
電圧Ｖzおよび直列回路の両端に印加される電圧Ｖinを
示す図であり、（ｂ）はそのときの非線形抵抗２端子素
子の電流Ｉzを示す図である。

【図１５】一般的な液晶表示装置の素子側基板を示す平
面図である。

【図１６】一般的な液晶表示装置の対向側基板を示す平
面図である。

【図１７】一般的な液晶表示装置の等価回路を示す図で
ある。

【図１８】従来の液晶表示装置の駆動に用いられる走査
信号波形およびデータ信号波形を示す図である。

【符号の説明】

５ 走査信号線 ６ ＺｎＳ薄膜 ７ Ｔｉ薄膜 ８ 絵素電極 ９ 非線形抵抗２端子素子 １０ データ信号線 １１ 走査信号線端子 １２ 抵抗部 １３ コンデンサ部

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 マトリクス状に配設された絵素電極の周
   辺を通り、複数の走査信号線および複数のデータ信号線
   の各々が、各走査信号線と各データ信号線とが交差する
   状態で並設され、両信号線が交差する部分の近傍に設け
   た非線形抵抗２端子素子が、該絵素電極と該走査信号線
   と該データ信号線とに接続され、該走査信号線に選択期
   間と非選択期間とを有する走査信号を印加すると共に該
   データ信号線にデータ信号を印加し、該非線形抵抗２端
   子素子を介して該絵素電極に電圧を印加する液晶表示装
   置において、 １絵素に相当する液晶層部分と該非線形抵抗２端子素子
   とから構成される直列回路の両端に、該選択期間に電圧
   値に勾配を持つ電圧を印加し、該選択期間に該非線形抵
   抗２端子素子に印加する電圧変化を小さくする液晶表示
   装置の駆動方法。
2. 【請求項２】 前記直列回路の両端に、少なくとも抵抗
   とコンデンサとを含む回路により矩形波パルス電圧を変
   形して得られた電圧を前記選択期間中に印加する請求項
   １に記載の液晶表示装置の駆動方法。
3. 【請求項３】 前記直列回路の両端に選択期間中に、該
   選択期間中に該液晶層部分の両端に印加される電圧とほ
   ぼ等しい変化率で変化する電圧を印加し、該選択期間に
   前記非線形抵抗２端子素子に印加される電圧をほぼ一定
   にする請求項１に記載の液晶表示装置の駆動方法。