JP3054507B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、単純マトリクス方式に
よって駆動される液晶表示装置に関する。

【０００２】

【従来の技術】図６は、従来例である単純マトリクス方
式の液晶表示装置１の構成を示す平面図である。液晶表
示装置１は、一対の透光性基板間に液晶層を介在し、一
方基板上には複数の帯状のデータ側電極３が互いに平行
に形成され、他方基板上には、複数の帯状の走査側電極
２が前記データ側電極３に直交する方向に互いに平行に
形成される。前記走査側電極２には、走査側駆動手段が
接続され、走査側駆動手段からの走査信号によって線順
次に選択電圧が印加される。データ側電極３には、デー
タ側駆動手段が接続され、データ側駆動手段によって映
像信号をサンプリングして得られた表示信号が、走査信
号に同期して印加される。

【０００３】このようにして、選択電圧が印加されてい
る走査電極２上に配列される複数の画素４のうち、各信
号電極３に表示信号として表示電圧が印加されている画
素４は、電極間に介在される液晶分子の配向状態を変化
させるしきい値電圧を超える駆動電圧が印加されること
になり、画素はオン状態となり、たとえば光を遮断して
黒色を表示する。前記各信号電極３に表示信号として非
表示電圧が印加されている画素４は、駆動電圧が、前記
しきい値電圧を超えないため、画素はオフ状態となり、
たとえば光を透過して白色を表示する。また、走査電極
２に選択電圧が印加されない画素４は、いずれも印加さ
れる駆動電圧が前記しきい値電圧を超えないので、オフ
状態である。

【０００４】

【発明が解決しようとする課題】図７は、画素４の等価
回路を示す回路図である。図７において、抵抗５の抵抗
値は、たとえば信号電極３の配線抵抗＋液晶表示装置と
テープキャリアパッケージ（ＴＣＰ）との接続部分の抵
抗＋データ側駆動手段を構成するＬＳＩの内部抵抗の合
計で表される。コンデンサ６と抵抗７との並列回路８
は、走査電極２と信号電極３との間に介在される液晶層
による容量および抵抗である。また抵抗９の抵抗値は、
走査電極２の配線抵抗＋液晶表示装置とＴＣＰとの接続
部の抵抗＋走査側駆動手段を構成するＬＳＩの内部抵抗
の合計で表される。

【０００５】図８は、図７に示す等価回路の容量性負荷
６に印加される電圧Ｖｃの過渡現象を説明するための図
である。図８（１）に示す回路において、抵抗１１の抵
抗値Ｒは、図６に示す抵抗５および抵抗９の各抵抗値の
和であり、画素４における液晶層の抵抗７の抵抗値は小
さいので省略する。コンデンサ６の容量値をＣとし、電
源１４の電源電圧をＥとして時刻ｔ＝０でスイッチ１３
を閉じると、回路に電流ｉが流れる。コンデンサ６に電
荷が充電されることによって、コンデンサ６に印加され
る電圧Ｖｃは、図８（２）に示すように零から徐々に電
源電圧Ｅに近づく。前述のような電圧Ｖｃの変化は、以
下に示す数式（１）のように表される。

【０００６】 Ｖｃ ＝ Ｅ｛１−ｅｘｐ（−ｔ／ＲＣ）｝ …（１） 図９は単純マトリクス方式によって画素４を駆動するた
めに画素４に印加される駆動電圧波形の一例を示す波形
図であり、図１０は図９に示す駆動電圧波形が液晶層の
容量負荷６によって歪を生じた例を示す波形図である。
液晶層を駆動する駆動電圧は、液晶層を直流駆動すると
寿命が短くなるため、図９に示すように水平走査期間毎
に極性を反転されて印加される。

【０００７】しかし、前述のように画素４は、図７に示
す容量性負荷６を持つので、時定数によって駆動電圧の
変化に遅延を生じる。したがって、図９に示した駆動電
圧波形は、図１０の矢符１５で示すような駆動電圧のレ
ベルが変化する位置に歪をもった波形となる。このよう
にして生じた駆動電圧波形の歪によって、同一表示の表
示周期を継続して繰返すことによって得られる画素４に
印加される電圧の実効電圧が、以下に示す数式（２），
（３）で表される理論値から波形の歪量に応じた分だけ
ずれてしまう。

【０００８】

【数１】

【０００９】ただし、ａはバイアス係数、Ｎは走査電極
数、ＶＯＰはＨレベル選択電圧である。

【００１０】前記理論的実効電圧からのずれは、同一の
信号電極３上あるいは走査電極２上に配列される画素４
間でほぼ等しくなるため、液晶表示面上において電極に
沿った濃度むらとして表われる。これをクロストークと
いう。

【００１１】本発明の目的は、前記問題点を解決し、表
示品位の高い単純マトリクス方式の液晶表示装置を提供
することである。

【００１２】

【課題を解決するための手段】本発明は、一対の透光性
基板間に液晶層を介在し、一方基板上には複数の帯状の
信号電極が互いに平行に形成され、他方基板上には前記
信号電極に直交する方向に複数の帯状の走査電極が互い
に平行に形成され、信号電極と走査電極とが交差する領
域を画素とする液晶表示パネルと、前記走査電極に接続
され、線順次で走査信号を印加する走査側駆動手段と、
前記信号電極に接続され、前記走査信号の印加タイミン
グに応答して、走査信号が印加された走査電極上の画素
の表示状態を表す表示信号を印加する信号側駆動手段と
を含み、前記信号電極を同一画素上において長手方向に
沿って複数本に分割し、同一画素における分割された信
号電極に同一信号を印加することを特徴とする液晶表示
装置である。

【００１３】

【００１４】

【作用】本発明に従えば、液晶表示装置の液晶表示パネ
ルは、一対の透光性基板に液晶層を介在して構成され
る。前記液晶表示パネルの一方基板上には複数の帯状の
信号電極が互いに平行に形成され、他方基板上には前記
信号電極に直交する方向に複数の帯状の走査電極が互い
に平行に形成される。前記信号電極と走査電極とが交差
する領域である画素は、走査電極が走査側駆動手段によ
って線順次に走査信号を印加され、信号電極が信号側駆
動手段によって走査信号を印加された走査電極上の画素
の表示状態を表す表示信号を走査信号の印加タイミング
に応答して印加されることによって駆動される。さら
に、前記信号電極は、長手方向に沿って複数本に分割し
て形成される。

【００１５】したがって、液晶表示装置の各１画素は１
つの走査電極と液晶層を介在して対向する前記複数の信
号電極とによって駆動される。対向する走査電極と信号
電極との間に液晶層を介在して構成される各画素は、容
量性負荷であるコンデンサを構成し、前記容量性負荷に
よって駆動電圧波形に歪を生じ、表示面に各電極に沿っ
た濃度むらを生じる。これをクロストークという。

【００１６】各信号電極を長手方向に沿って複数本に分
割し、１画素を１つの走査電極と前記複数の信号電極と
で駆動することによって、対向する電極の面積が分割さ
れ、したがって対向する電極と前記電極間に介在される
液晶層とで構成されるコンデンサの容量が低減される。
これによって、前記容量性負荷による駆動電圧波形の歪
が低減され、さらに前記クロストークの発生が抑制さ
れ、液晶表示装置の表示品位を向上することができる。

【００１７】

【００１８】

【実施例】図１は、本発明の一実施例である液晶表示装
置２０の構成を示す平面図である。液晶表示装置２０
は、一対の透光性基板間に液晶層を介在して構成され、
一方基板上には複数の帯状の走査電極１６が相互に平行
に形成される。前記走査電極１６に対向する他方基板上
には、複数の帯状の信号電極１７が前記走査電極１６に
直交する方向に相互に平行に形成され、図１において網
線を付して示す各表示画素１８を２本の信号電極１７
ａ，１７ｂで駆動する。前記信号電極１７ａ，１７ｂ
は、テープキャリアパッケージ（ＴＣＰ）などの端子１
９ａ，１９ｂに異方性導電膜などを介してそれぞれ接続
される。さらに前記ＴＣＰの各端子１９ａ，１９ｂはＬ
ＳＩなどから成るデータ側駆動手段の各端子にそれぞれ
接続される。また、同一画素１８を駆動する信号電極１
７ａ，１７ｂには同一データ信号が印加される。

【００１９】図２は図１に示す単純マトリクス方式の液
晶表示パネル２１の各画素１８の表示状態を示す図であ
り、図３はともにオフ状態である画素（Ｘ８７，Ｙ
１），（Ｘ８８，Ｙ１）に印加される波形を示す図であ
る。図２において、白抜きの矩形で示す画素１８はオフ
状態であり、矩形の内部に斜線を付して示す画素１８は
オン状態である。画素（Ｘ８７，Ｙ１）、（Ｘ８８，Ｙ
１）は、ともにオフ状態であるが、信号電極Ｘ８７，Ｘ
８８それぞれに印加されるデータ信号は、図３（２），
（３）に示すように、互いに異なる波形となる。これ
は、信号電極Ｘ８８によってデータ信号が印加される８
８列目の複数の画素１８ではオン状態である画素１８の
数が零であるのに対し、信号電極Ｘ８７によってデータ
信号を印加される８７列目の複数の画素１８ではオン状
態である画素１８とオフ状態である画素１８とが交互に
表れることに起因する。

【００２０】画素（Ｘ８７，Ｙ１），（Ｘ８８，Ｙ１）
は、それぞれ走査電極Ｙ１と信号電極Ｘ８７、走査電極
Ｙ１と信号電極Ｘ８８とのそれぞれ対向する電極間の電
位差によって与えられる図３（４）および図３（５）に
示すような電圧波形によって駆動される。走査電極１６
には、液晶層を交流駆動するために表示クロックＣＰ１
の１３周期毎にレベルの異なる、選択電圧あるいは非選
択電圧が印加される。すなわち、図３（１）に示すよう
に走査電極Ｙ１に非選択電圧としてバイアス電圧ＶＣ１
が印加される周期において、たとえば第１〜第１３周期
において走査電極Ｙ１が選択される第１周期には選択電
圧としてバイアス電圧ＶＣ４が印加され、走査電極Ｙ１
に非選択電圧としてバイアス電圧ＶＣ３が印加される周
期において、たとえば第１９５〜第２００周期とこれに
続く第１〜第８周期において走査電極Ｙ１が選択される
第１周期には選択電圧としてバイアス電圧ＶＣ０が印加
される。

【００２１】また、信号電極１７には、前記走査電極１
６と同様に、表示クロックＣＰ１の１３周期毎に異なる
レベルの表示電圧および非表示電圧が印加される。すな
わち、図３（２），（３）に示すように信号電極１７に
は、たとえば第１〜第１３周期において非表示電圧とし
てＶＳ２が、表示電圧としてＶＳ１が印加され、第１９
５〜第２００周期とこれに続く第１〜第８周期において
非表示電圧としてＶＳ３が、表示電圧としてＶＳ４が印
加される。８８列目の画素１８は全てオフ状態であるの
で、図３（３）に示すように信号電極Ｘ８８には、表示
クロックＣＰ１の１３周期毎に非表示電圧ＶＳ２と非表
示電圧ＶＳ３とが交互に印加される。また走査電極Ｙ１
が選択される表示クロックＣＰ１の第１周期において画
素（Ｘ８７，Ｙ１）はオフ状態であるので、信号電極Ｘ
８７には、図３（２）に示すように非表示電圧ＶＳ２が
印加される。走査電極Ｙ２が選択される表示クロックＣ
Ｐ１の第２周期において画素（Ｘ８７，Ｙ２）はオン状
態であるので、表示電圧ＶＳ１が信号電極Ｘ８７に印加
される。以上と同様にして、走査電極Ｙ３が選択される
表示クロックＣＰ１の第３周期には、画素（Ｘ８７，Ｙ
３）はオフ状態であるので非表示電圧ＶＳ２が信号電極
Ｘ８７に印加され、走査電極Ｙ４が選択される表示クロ
ックＣＰ１の第４周期には画素（Ｘ８７，Ｙ４）はオン
状態であるので表示電圧ＶＳ１が信号電極Ｘ８７に印加
される。以下同様にして、他の走査電極１６および信号
電極１７にもそれぞれ走査信号およびデータ信号が印加
される。

【００２２】それぞれ液晶層を介在して対向する走査電
極１６および信号電極１７には、前述のようにして走査
信号およびデータ信号が印加され、それら各電極の電位
差として与えられる電圧によって、各画素１８が駆動さ
れる。図３（１）に示す走査電極Ｙ１の走査信号と、図
３（２）に示す信号電極Ｘ８７のデータ信号との差で与
えれる図３（４）に示す駆動電圧によって、画素（Ｘ８
７，Ｙ１）が駆動される。また、同様にして図３（１）
に示す走査電極Ｙ１の走査信号と、図３（３）に示す信
号電極Ｘ８８のデータ信号との差で与えられる図３
（５）に示す駆動電圧によって画素（Ｘ８８，Ｙ１）が
駆動される。

【００２３】図３（４）および図３（５）に示す駆動電
圧は、ともにいずれの周期においても表示しきい値電圧
ＶＯＰに達せず、画素（Ｘ８７，Ｙ１），（Ｘ８８，Ｙ
１）はオフ状態である。しかし、オン状態である画素１
８とオフ状態である画素１８とが交互に多数含まれる８
７列目の画素列において信号電極Ｘ８７によって駆動さ
れる画素（Ｘ８７，Ｙ１）には、図３（４）に示すよう
な表示クロックＣＰ１の各周期毎に反転する部分の多い
複雑な駆動電圧波形が印加される。図３（４）および図
３（５）に示す各駆動電圧波形において各第１周期に出
力されるレベルの大きい信号は、走査電極Ｙ１が選択さ
れたことによるものである。このような駆動電圧波形
は、各画素１８において液晶層を介在して対向する走査
電極１６と信号電極１７とによって構成される容量性負
荷によって、駆動電圧の極性反転およびレベル変化のた
びに図１０に示したような波形の歪を生じる。

【００２４】図４は、図１に示す液晶表示装置２０の画
素１８を拡大して示す図である。１画素を２本の信号電
極１７ａ，１７ｂによって駆動する場合には、各信号電
極１７ａ，１７ｂ間に間隙を設けるため、間隙の部分の
面積だけ電極面積が小さくなる。さらに１画素を駆動す
る信号電極１７を２本に分割して別個の回路でデータ信
号を印加することによって、信号電極１７が１画素に占
める面積を１／２にし、前記電極面積に比例する１画素
あたりの容量負荷を１／２にすることができる。たとえ
ば、信号電極１７の長手方向に０．３ｍｍ幅の画素１８
に信号電極１７ａ，１７ｂを電極間の間隔が０．０５ｍ
ｍになるように形成すると、１画素あたりの電極面積
は、１画素を１本の信号電極１７で駆動する場合の
（０．３−０．０５）／２×０．０３＝５／１２とな
る。

【００２５】したがって、図８（１）の等価回路で示さ
れるコンデンサ６の容量は５／１２となり、各データ側
駆動手段端子から与えられるデータ信号の数式（１）で
表される波形の歪が小さくなる。これによって、各画素
１８の容量性負荷によるクロストークを低減することが
できる。

【００２６】また、１画素を駆動する信号電極１７を２
本にすることによって、各信号電極１７ａ，１７ｂの幅
が１画素を１本の信号電極１７で駆動する場合に比べ
て、前述のように５／１２となるので、各信号電極１７
の配線抵抗は増加する。しかし、図８に示す等価回路の
抵抗１１の抵抗値Ｒは、信号電極１７の配線抵抗＋走査
電極１６の配線抵抗＋液晶表示装置とＴＣＰとの接続部
の抵抗＋ＬＳＩの内部抵抗の合計であるので、信号電極
１７の配線抵抗の増加分は、等価回路全体の配線抵抗Ｒ
には大きな影響を与えない。

【００２７】さらにまた、本実施例の液晶表示装置２０
では、各信号電極１７ａ，１７ｂを各ＬＳＩ端子に接続
して個別に同一のデータ信号を印加し、図８（１）に示
した等価回路の容量Ｃを低減したが、ＴＣＰの各端子１
９ａ，１９ｂを、ＬＳＩの１端子に接続してもよい。

【００２８】この場合、信号電極１７ａ，１７ｂが並列
に接続されることになり、容量Ｃは、１画素１８におい
て信号電極１７ａ，１７ｂが占める面積の和に比例す
る。１画素あたりの電極面積は、１画素を１本の信号電
極１７で駆動する場合に比較して、図４に示すように信
号電極１７の長手方向に０．３ｍｍの幅Ｌ１に定められ
る画素１８に、信号電極１７ａ，１７ｂを電極間の間隔
Ｌ２が０．０５ｍｍとなるように配置すると、（０．３
−０．０５）／０．０３＝５／６となる。したがって図
８（１）に示す等価回路のコンデンサ６の容量Ｃは、従
来の５／６となり、また信号電極１７ａ，１７ｂによる
配線抵抗は従来の５／６となる。したがって前記実施例
における場合程大きい効果は得られないが、実験によっ
てクロストークの減少が確認されている。

【００２９】図５は、本発明の参考例である液晶表示装
置２７の構成を示す図である。単純マトリクス駆動方式
の液晶表示装置２７は、一対の透光性基板間に液晶層を
介在して構成され、一方基板上には複数の帯状の走査電
極２２が相互に平行に形成される。前記走査電極２２に
対向する基板上には、複数の帯状の信号電極２３が前記
走査電極に直交する方向に相互に平行に形成され、図５
（１）において円で囲んで示す各表示画素２４を前記走
査電極２２と信号電極２３とで駆動する。信号電極２３
の各画素２４領域には、図５（２）に示すように、電極
パターン形成時にエッチング法などを用いて直径２０μ
ｍ以下の複数のピンホール２５が穿孔される。

【００３０】ピンホール２５は直径２０μｍ以下の微細
な透孔であって、人間の目にはピンホールとして識別さ
れない。これによって液晶表示装置２７において１画素
２４に占める電極面積を減少することができ、前述の実
施例と同様の効果を得ることができる。また、信号電極
２３にピンホール２５を穿孔することによって信号電極
２３の配線抵抗は増加するが、図８（１）に示す等価回
路における配線抵抗１２の抵抗値Ｒには前述の実施例同
様大きな影響を与えない。

【００３１】以上のように本参考例によれば、各画素２
４における信号電極２３の電極面積を小さくすることが
できる。したがって各画素２４において液晶層を介在し
て対向する信号電極２３および走査電極２２によって構
成される容量性負荷の容量を小さくすることができ、図
８（２）に示す数式（１）で表される駆動電圧波形の歪
を小さくすることができる。これによって、表示画素と
非表示画素とに印加される信号電圧が適正な値に近づ
き、表示画面のクロストークを減少することができ、表
示品位のよい液晶表示装置２７を得ることができる。

【００３２】なお、本参考例の液晶表示装置２７におい
ては、信号電極２３の画素領域に複数のピンホール２５
を穿孔したが、信号電極２３全面にピンホール２５を穿
孔してもよい。また、穿孔を施すのは信号電極２３およ
び走査電極２２のいずれでもよく、さらに、信号電極２
３と走査電極２２の両方に穿孔を施してもよい。

【００３３】

【発明の効果】本発明によれば、請求項１記載の液晶表
示装置は、一対の透光性基板の相互に対向する表面上
に、液晶層を介在して複数の帯状の走査電極と信号電極
とが相互に直交する方向に配置されて構成される。各走
査電極と信号電極とが交差する領域である各画素は、走
査側駆動手段によって線順次で走査信号を印加される走
査電極と、データ側駆動手段とによって表示信号を印加
される信号電極とによって駆動される。１画素を構成す
る信号電極は、長手方向に沿って複数本に分割されて形
成されるので、複数に分割された信号電極を相互に間隔
をあけて配置することによって、信号電極が１画素に占
める面積を減少することができ、液晶層を介在して対向
する走査電極と信号電極とによって構成される容量性負
荷の容量を低減することができる。前記複数に分割され
た信号電極に別個の回路で同一信号を印加し、画素を駆
動することによって、前記容量性負荷の容量を１画素に
おいて複数に分割された１信号電極の占める面積の割合
にまで低減することができ、容量性負荷に起因する駆動
電圧波形の歪を低減し、表示面に生じるクロストークを
低減することができる。

【００３４】

【図面の簡単な説明】

【図１】本発明の一実施例である液晶表示装置２０の構
成を示す図である。

【図２】図１に示す単純マトリクス方式液晶表示パネル
２１の各画素１８の表示状態を示す図である。

【図３】オフ状態である画素（Ｘ８７，Ｙ１），（Ｘ８
８，Ｙ１）に印加される駆動電圧波形を示す波形図であ
る。

【図４】図１に示す液晶表示装置２０の画素１８を拡大
して示す平面図である。

【図５】本発明の参考例である液晶表示装置２７の構成
を示す図である。

【図６】従来例である単純マトリクス方式の液晶表示装
置１の構成を示す平面図である。

【図７】単純マトリクス方式によって駆動される各画素
の等価回路を示す回路図である。

【図８】図７に示す等価回路の容量性負荷６に印加され
る電圧の過渡現象を説明するための図である。

【図９】画素４を駆動するために画素４に印加される駆
動電圧波形の一例を示す波形図である。

【図１０】図９に示す駆動電圧波形が液晶層の容量性負
荷によって歪を生じた例を示す波形図である。

【符号の説明】

１６，２２ 走査電極 １７，１７ａ，１７ｂ，２３ 信号電極 １８，２４ 画素 １９，１９ａ，１９ｂ テープキャリアパッケージ（Ｔ
ＣＰ）の端子 ２０，２７ 液晶表示装置 ２１ 液晶表示パネル ２５ ピンホール

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1343 G09F 9/30 G02F 1/133 G09G 3/36

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 一対の透光性基板間に液晶層を介在し、
   一方基板上には複数の帯状の信号電極が互いに平行に形
   成され、他方基板上には前記信号電極に直交する方向に
   複数の帯状の走査電極が互いに平行に形成され、信号電
   極と走査電極とが交差する領域を画素とする液晶表示パ
   ネルと、 前記走査電極に接続され、線順次で走査信号を印加する
   走査側駆動手段と、 前記信号電極に接続され、前記走査信号の印加タイミン
   グに応答して、走査信号が印加された走査電極上の画素
   の表示状態を表す表示信号を印加する信号側駆動手段と
   を含み、 前記信号電極を同一画素上において長手方向に沿って複
   数本に分割し、同一画素における分割された信号電極に
   同一信号を印加することを特徴とする液晶表示装置。