JPS58172019A - 半導体スイツチ回路 - Google Patents
半導体スイツチ回路Info
- Publication number
- JPS58172019A JPS58172019A JP57054706A JP5470682A JPS58172019A JP S58172019 A JPS58172019 A JP S58172019A JP 57054706 A JP57054706 A JP 57054706A JP 5470682 A JP5470682 A JP 5470682A JP S58172019 A JPS58172019 A JP S58172019A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- circuit
- switch
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/68—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors specially adapted for switching ac currents or voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイポーラトランジスタを用いたスイッチ回路
に関し、特に高電圧の交流信号を断続する半導体スイッ
チ回路に関するものである。
に関し、特に高電圧の交流信号を断続する半導体スイッ
チ回路に関するものである。
従来、交流信号を断続するために種々のスイッチ回路が
用いられているが、第１図は、チープレ＝−ダーの母音
及び再生時にヘッドを切換るために使用されているデス
クリート品で構成し九スイッチ回路の１例である。この
従来のスイッチの動作は、コントロール端子１０５に＋
５ｖを印加するとＮＰＮ）ランジスタ５及びＰＮＰ ）
ランジスタ３がオンするため、スイッチ用トランジスタ
ｌ。
用いられているが、第１図は、チープレ＝−ダーの母音
及び再生時にヘッドを切換るために使用されているデス
クリート品で構成し九スイッチ回路の１例である。この
従来のスイッチの動作は、コントロール端子１０５に＋
５ｖを印加するとＮＰＮ）ランジスタ５及びＰＮＰ ）
ランジスタ３がオンするため、スイッチ用トランジスタ
ｌ。
２にベース電流が供給されスイッチ端子１０２が、トラ
ンジスタｌのコレクタ→同工電ツタ→トランジスタ２の
エンツタ→同コレクタ→グランド１０１の径路で接地さ
れる。次に、コントロール端子１０５が接地されると、
トランジスタ３．５がオフとなるため、トランジスタ１
．２のベース電流が連断される。この時、スイッチ端子
１０２には正負の交流信号、例えば±５０Ｖが印加され
る。
ンジスタｌのコレクタ→同工電ツタ→トランジスタ２の
エンツタ→同コレクタ→グランド１０１の径路で接地さ
れる。次に、コントロール端子１０５が接地されると、
トランジスタ３．５がオフとなるため、トランジスタ１
．２のベース電流が連断される。この時、スイッチ端子
１０２には正負の交流信号、例えば±５０Ｖが印加され
る。
これは、テープへ録音するために録音信号と共に高電圧
の高周波バイアス信号を与えなければならないからであ
る。
の高周波バイアス信号を与えなければならないからであ
る。
かかるスイッチ回路をＰ型半導体基板上に集積回路化し
た場合（通常、Ｐ型半導体基板上ＫＮＩＩエピタキシャ
ル層を形成し、これをＰＮ接合分離によって複数の島状
領域に分け、この一つの島領域をＮＰＮ）うｙジスタの
コレクタとし、ま九ＰＮＰ）ランジスタのベースとする
。）トランジスタｌのコレクタに正負の高電圧が印加さ
れる結果、分離のために基板電位をスイッチに印加され
る最低電位、上述の例では−５０Ｖ以千忙しなければな
らない・このため、半導体基板とトランジスタｌのコレ
クタ間には最大１００Ｖの高電圧が印加されることにな
り、１ＯＯｖ高耐圧の半導体素子が必要になる。さらに
、−５０Ｖのバイアス電源が必要になる。これらの問題
が生じるため、第１図の回路は半導体集積回路で構成す
るには適さない回路である。
た場合（通常、Ｐ型半導体基板上ＫＮＩＩエピタキシャ
ル層を形成し、これをＰＮ接合分離によって複数の島状
領域に分け、この一つの島領域をＮＰＮ）うｙジスタの
コレクタとし、ま九ＰＮＰ）ランジスタのベースとする
。）トランジスタｌのコレクタに正負の高電圧が印加さ
れる結果、分離のために基板電位をスイッチに印加され
る最低電位、上述の例では−５０Ｖ以千忙しなければな
らない・このため、半導体基板とトランジスタｌのコレ
クタ間には最大１００Ｖの高電圧が印加されることにな
り、１ＯＯｖ高耐圧の半導体素子が必要になる。さらに
、−５０Ｖのバイアス電源が必要になる。これらの問題
が生じるため、第１図の回路は半導体集積回路で構成す
るには適さない回路である。
第２図は半導体集積回路で構成するように提案されてい
る従来のスイッチ回路の回路例である。
る従来のスイッチ回路の回路例である。
第１図と異なるところは、トランジスタ５のコレ４丁
ツタにダイオード接続のトランジスタをビこのダイオー
ドによりトランジスタをカレントミラー機成とし、この
出力をトランジスターのベースに供給し、コレクタを接
地してエミッタを端子ＩＫ接続する。この場合、スイッ
チ遮断時にもトランジスターのコレクタに正負の電圧が
印加されるこトハない。しかしながら、トランジスター
のコレクタが接地されているからこのベース−エミッタ
間に高電圧が印加されることになり、よってべ−スーエ
建ツタ逆耐圧の高い特別なトランジスタ構造とする必要
がある。すなわち、一般的なＩＣにおけるトランジスタ
のＥＢ耐圧はｌＯｖ以下であるが、この場合には５０Ｖ
以上なければならない。
ドによりトランジスタをカレントミラー機成とし、この
出力をトランジスターのベースに供給し、コレクタを接
地してエミッタを端子ＩＫ接続する。この場合、スイッ
チ遮断時にもトランジスターのコレクタに正負の電圧が
印加されるこトハない。しかしながら、トランジスター
のコレクタが接地されているからこのベース−エミッタ
間に高電圧が印加されることになり、よってべ−スーエ
建ツタ逆耐圧の高い特別なトランジスタ構造とする必要
がある。すなわち、一般的なＩＣにおけるトランジスタ
のＥＢ耐圧はｌＯｖ以下であるが、この場合には５０Ｖ
以上なければならない。
本発明は上記欠点を除去し、半導体基板をバイアスする
負電源が必要でなく、シかもＥＢ耐圧も一般的なＩＯＶ
以下の素子を用いて、高耐圧の半導体スイッチ回路を提
供するものである。
負電源が必要でなく、シかもＥＢ耐圧も一般的なＩＯＶ
以下の素子を用いて、高耐圧の半導体スイッチ回路を提
供するものである。
本発明よるスイッチ回路は、第一極性の第一のトランジ
スタのエミッタをスイッチ端子とし、とのコレクタを第
一極性の第二のパイボーラトランジ、ｔ、ｐｏコｖツタ
に接続し、第２のトランジスタのエミッタを接地してス
イッチ端子に印加される交流信号を第１．第２のトラン
ジスタの直列回路によって接地ま九開放し、第１のバイ
ポーラトランジスタのベース電流の供給を第二極性のト
ランシスタノコレクタを出力端子とするドライブ回路に
より行ない、ドライブ回路への電源は順方向のＰＮダイ
オードを介して供給することを特徴とするＯ 以下、本発明の実施例について図面を用いて説明する。
スタのエミッタをスイッチ端子とし、とのコレクタを第
一極性の第二のパイボーラトランジ、ｔ、ｐｏコｖツタ
に接続し、第２のトランジスタのエミッタを接地してス
イッチ端子に印加される交流信号を第１．第２のトラン
ジスタの直列回路によって接地ま九開放し、第１のバイ
ポーラトランジスタのベース電流の供給を第二極性のト
ランシスタノコレクタを出力端子とするドライブ回路に
より行ない、ドライブ回路への電源は順方向のＰＮダイ
オードを介して供給することを特徴とするＯ 以下、本発明の実施例について図面を用いて説明する。
第３図は本発明の一実施例の回路図である。このスイッ
チ回路はＮＰＮ）ランジスタｌの工ζツｆｉヲスイッチ
端子１０２とし、このトランジスタｌのコレクタをＮＰ
Ｎ）ランジスタ２のコレクタに接続してこのトランジス
タ２の工きツタを端子１０１で接地する。ＰＮＰ ）ラ
ンジスタ３．４およびＮＰＮトランジスタ５よ如なるド
ライブ回路７の出力端子１０３をトランジスタ１のベー
スに接続する。ドライブ回路７の電源はダイオード６を
介して電源端子Ｖｃｃに接続する。ま九、ドライブ回路
７はコントロール端子１０５をもち、トランジスタ２は
ベース端子１０６を入力として構成されている。ドライ
ブ回路７の出力１０３が高耐圧のＰＮＰＴｒ３のコレク
タであることとＶｃｃにダイオード１０４を挿入したこ
とによって、ドライブ回路７のコントロール電流を０と
したとき、出力１０３が正負の高い印加電圧に対してフ
ローティング状態になることが特長の１つである。そし
て、このドライブ回路７およびトランジスタｌ。
チ回路はＮＰＮ）ランジスタｌの工ζツｆｉヲスイッチ
端子１０２とし、このトランジスタｌのコレクタをＮＰ
Ｎ）ランジスタ２のコレクタに接続してこのトランジス
タ２の工きツタを端子１０１で接地する。ＰＮＰ ）ラ
ンジスタ３．４およびＮＰＮトランジスタ５よ如なるド
ライブ回路７の出力端子１０３をトランジスタ１のベー
スに接続する。ドライブ回路７の電源はダイオード６を
介して電源端子Ｖｃｃに接続する。ま九、ドライブ回路
７はコントロール端子１０５をもち、トランジスタ２は
ベース端子１０６を入力として構成されている。ドライ
ブ回路７の出力１０３が高耐圧のＰＮＰＴｒ３のコレク
タであることとＶｃｃにダイオード１０４を挿入したこ
とによって、ドライブ回路７のコントロール電流を０と
したとき、出力１０３が正負の高い印加電圧に対してフ
ローティング状態になることが特長の１つである。そし
て、このドライブ回路７およびトランジスタｌ。
２は集積回路１００として構成されており、Ｖｃｃ端子
、接地端子１０１およびコントロール端子１０５’を４
つ。
、接地端子１０１およびコントロール端子１０５’を４
つ。
今、入力端子１０５，１０６を接地した場合、トランジ
スタ１〜５がすべてオフする。この時、スイッチ端子１
０２に正負の高電圧が引加される。
スタ１〜５がすべてオフする。この時、スイッチ端子１
０２に正負の高電圧が引加される。
まず、正電圧が印加されると、トランジスタｌのＥＢ（
エイツタ−ベース）逆耐はＩＯＶ以下と低いため、この
トランジスタｌのベースすなわちドライブ回路の出力端
子１０３の電位も上昇する。
エイツタ−ベース）逆耐はＩＯＶ以下と低いため、この
トランジスタｌのベースすなわちドライブ回路の出力端
子１０３の電位も上昇する。
トランジスタ３はＰＮＰ型であるのでこのＣ−８間（コ
レクターベース関）が順方向にバイアスされ、よってそ
のベース電位も上昇する。を九、）ランジスタ３に接続
されたダイオード接続トランジスタ４のＣＢ及びＴｒ
５のコレクタ電位も上昇する。更に、トランジスタ４．
５０ＥＢ逆耐圧が近いと、ダイオード６ＯＮ［電圧が上
昇する。しかし、トランジスタ５はオフしてお〉、壕九
ダイオード６も逆バイアスされる丸め、出力１０３はフ
ローティング状能で電流のもれはない。このと龜、ダイ
オード６への逆バイアスはかなｐ高いので、このダイオ
ードはトランジスタのコレクタ・ベース接合を使用して
いる。更に、）ランラスタ１００Ｂ接合を通してトラン
ジスタｌおよび２のコレクタ電位も上昇するが、トラン
ジスタ２がオフしている丸め、スイッチオン１０２は遮
断される０次にスイッチ端子１０２に負電圧が印加され
た場合、トランジスタｌのベース及びトランジスタ３の
コレクタが負になる。この時、トランジスタ３はオフし
ているため、トランジスタ１もオフしてスイッチ端子１
０２が遮断される。
レクターベース関）が順方向にバイアスされ、よってそ
のベース電位も上昇する。を九、）ランジスタ３に接続
されたダイオード接続トランジスタ４のＣＢ及びＴｒ
５のコレクタ電位も上昇する。更に、トランジスタ４．
５０ＥＢ逆耐圧が近いと、ダイオード６ＯＮ［電圧が上
昇する。しかし、トランジスタ５はオフしてお〉、壕九
ダイオード６も逆バイアスされる丸め、出力１０３はフ
ローティング状能で電流のもれはない。このと龜、ダイ
オード６への逆バイアスはかなｐ高いので、このダイオ
ードはトランジスタのコレクタ・ベース接合を使用して
いる。更に、）ランラスタ１００Ｂ接合を通してトラン
ジスタｌおよび２のコレクタ電位も上昇するが、トラン
ジスタ２がオフしている丸め、スイッチオン１０２は遮
断される０次にスイッチ端子１０２に負電圧が印加され
た場合、トランジスタｌのベース及びトランジスタ３の
コレクタが負になる。この時、トランジスタ３はオフし
ているため、トランジスタ１もオフしてスイッチ端子１
０２が遮断される。
スイッチをオンする場合には、端子１０５，１０６に電
流を流入させる。これによってトランジスタ５がオンし
てカレントミラーを構成するトランジスタ３．４がオン
し、電源Ｖｃｃよシダイオード６を介してトランジスタ
１にベース電流が供給される。また、入力端子１０６の
流入電流によってトランジスタ１．２がＯＮしてスイッ
チ端子１０２は接地される。
流を流入させる。これによってトランジスタ５がオンし
てカレントミラーを構成するトランジスタ３．４がオン
し、電源Ｖｃｃよシダイオード６を介してトランジスタ
１にベース電流が供給される。また、入力端子１０６の
流入電流によってトランジスタ１．２がＯＮしてスイッ
チ端子１０２は接地される。
以上説明したように本スイッチ回路では、スイッチオフ
状態においてどのＮＰＮ）ランジスタのコレクタにも負
の電圧は引加されずまた、どのＰＮＰＴｒのベースにも
負電圧が印加されない。従って、Ｐ型半導体基板内にＮ
ＰＮＴｒのコレクタ及びＰＮＰ Ｔｒのベース領域をＰ
Ｎ接合分離によって形成し、半導体スイッチ回路を構成
する場合において、基板電位を接地するのみで各素子の
絶縁分離することができるため、基板バイアス用の負電
流が不要である。また、ＥＢ接合の耐圧４スイツチとし
ての印加電圧よりも低く例えばＩＯＶ以下でもよく、高
耐圧の半導体スイッチ回路を提供することができる。
状態においてどのＮＰＮ）ランジスタのコレクタにも負
の電圧は引加されずまた、どのＰＮＰＴｒのベースにも
負電圧が印加されない。従って、Ｐ型半導体基板内にＮ
ＰＮＴｒのコレクタ及びＰＮＰ Ｔｒのベース領域をＰ
Ｎ接合分離によって形成し、半導体スイッチ回路を構成
する場合において、基板電位を接地するのみで各素子の
絶縁分離することができるため、基板バイアス用の負電
流が不要である。また、ＥＢ接合の耐圧４スイツチとし
ての印加電圧よりも低く例えばＩＯＶ以下でもよく、高
耐圧の半導体スイッチ回路を提供することができる。
第４図は更に改良した本発明の第２の実施例である。ス
イッチ回路の入力はＰＮＰ）ランジスタ１０．１１によ
るコンパレータに入る１０７は基準電圧端子で、集積回
路１００の内部でつくられ九基準電圧が供給される。コ
ンパレータの出力はＮＰＮ）ランジスタ５．９によるカ
レント（ラーで反転し、更にＰＮＰトランジスタ３，４
．および８のカレントミラーで反転してＮＰＮスイッチ
トランジスタ１．２をドライブする。改良され九本回路
の特徴は、スイッチトランジスタ２も、ＰＮＰ）ランジ
スタ８でドライブし、−に１定電流源１６がニオツタに
接続されたトランジスタ１Ｇ。
イッチ回路の入力はＰＮＰ）ランジスタ１０．１１によ
るコンパレータに入る１０７は基準電圧端子で、集積回
路１００の内部でつくられ九基準電圧が供給される。コ
ンパレータの出力はＮＰＮ）ランジスタ５．９によるカ
レント（ラーで反転し、更にＰＮＰトランジスタ３，４
．および８のカレントミラーで反転してＮＰＮスイッチ
トランジスタ１．２をドライブする。改良され九本回路
の特徴は、スイッチトランジスタ２も、ＰＮＰ）ランジ
スタ８でドライブし、−に１定電流源１６がニオツタに
接続されたトランジスタ１Ｇ。
１１を含むコンパレータでスイッチ回路の入力部を構成
し九ことにより、入力信号に対するスイッチオン、オフ
特性が急峻になること及びスイッチトランジスタ１．２
を定電流ドライブすることＫよって、スイッチオンにお
けるスイッチ直列抵抗の直線性が良くなること、そして
高電圧がＣ−Ｅ間に印加されるトランジスタ１，２，３
，４お！び５のＢ−Ｅ間に抵抗１２，１３．１４および
１５を接線したことＫよシ、第１の実施例ではｌ３ｖｃ
ｉｃ。
し九ことにより、入力信号に対するスイッチオン、オフ
特性が急峻になること及びスイッチトランジスタ１．２
を定電流ドライブすることＫよって、スイッチオンにお
けるスイッチ直列抵抗の直線性が良くなること、そして
高電圧がＣ−Ｅ間に印加されるトランジスタ１，２，３
，４お！び５のＢ−Ｅ間に抵抗１２，１３．１４および
１５を接線したことＫよシ、第１の実施例ではｌ３ｖｃ
ｉｃ。
で定まった耐圧が更に高いＢＶｃｍまで使用可能となる
点である。
点である。
上記実施例では、テープレコーダーのヘッド切シ換え回
路について述べたが、その他の交流スイッチ回路にも同
様に適用できる。
路について述べたが、その他の交流スイッチ回路にも同
様に適用できる。
以上説明したように、本発明によれば、基板バイアス用
電源が不要で、ＥＢ耐圧が高くない通常のＰＮ接合分離
構造が可能な高耐圧の半導体スイッチ回路が得られる。
電源が不要で、ＥＢ耐圧が高くない通常のＰＮ接合分離
構造が可能な高耐圧の半導体スイッチ回路が得られる。
第１図は従来のテープレコーダーヘッド切換スイッチの
回路図、第２図は従来の他のスイッチ回路図、第３図は
本発明の一実施例の回路図、第４図は更に改良した本発
明の第２の実施例の回路図である。 １．２・・・・・・スイッチ用ＮＰＮＴｒ、３・・・・
・・ドライブ用ＰＮＰ Ｔｒ、４・・・・・・カレント
ミラーＴｒ。 ５・・・・・・ＮＰＮ Ｔｒ、６・・・・・・ダイオー
ド、７・・・・・・ドライブ回路、８・・・・・・ドラ
イブ用Ｐ Ｎ Ｐ Ｔ ｒ ｓ ９・・・・・・カレン
トンラーＴｒ、１０．１１・・・・・・コンパレータ用
Ｔｒ％ １２〜１５・・・・・・トランジスタのＥＢＫ
ＩＩ続した抵抗、１６・・・・・・定電流源、１０１・
・・・・・グランド端子、１０２・・・・・・スイッチ
端子、１０３・・・・・・ドライブ回路出力、１０４・
・・・・・ドライブ回路電源端子、１０５・・・・・・
ドライブ回路コントロール端子、１０６・・・・・・ド
ライブ端子、１００・・・・・・集積回路。
回路図、第２図は従来の他のスイッチ回路図、第３図は
本発明の一実施例の回路図、第４図は更に改良した本発
明の第２の実施例の回路図である。 １．２・・・・・・スイッチ用ＮＰＮＴｒ、３・・・・
・・ドライブ用ＰＮＰ Ｔｒ、４・・・・・・カレント
ミラーＴｒ。 ５・・・・・・ＮＰＮ Ｔｒ、６・・・・・・ダイオー
ド、７・・・・・・ドライブ回路、８・・・・・・ドラ
イブ用Ｐ Ｎ Ｐ Ｔ ｒ ｓ ９・・・・・・カレン
トンラーＴｒ、１０．１１・・・・・・コンパレータ用
Ｔｒ％ １２〜１５・・・・・・トランジスタのＥＢＫ
ＩＩ続した抵抗、１６・・・・・・定電流源、１０１・
・・・・・グランド端子、１０２・・・・・・スイッチ
端子、１０３・・・・・・ドライブ回路出力、１０４・
・・・・・ドライブ回路電源端子、１０５・・・・・・
ドライブ回路コントロール端子、１０６・・・・・・ド
ライブ端子、１００・・・・・・集積回路。
Claims (1)
- 第一極性の第１のトランジスタのエイツタをスイッチ端
子とし、該第−のトランジスタのコレクタを第一極性の
第２のトランジスタのコレクタに接続し、該第２のトラ
ンジスタＯ工ｔｙタヲ接地して前記スイッチ端子に印加
される交流信号を前記第１および第２のトランジスタの
直列回路によって接地または開放すると共に、前記第一
〇トランジスタのベース電流の供給を第ニー極性の第３
のトランジスタのコレクタを出力端子とするドライブ回
路より行ない、さらに該ドライブ回路への電源はＰＮ接
合を介して供給されることを特徴とする半導体スイッチ
回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054706A JPS58172019A (ja) | 1982-04-01 | 1982-04-01 | 半導体スイツチ回路 |
| US06/480,680 US4633095A (en) | 1982-04-01 | 1983-03-31 | Monolithic semiconductor integrated a.c. switch circuit |
| EP83103301A EP0091119B1 (en) | 1982-04-01 | 1983-04-05 | Monolithic semiconductor integrated a.c. switch circuit |
| DE8383103301T DE3373962D1 (en) | 1982-04-01 | 1983-04-05 | Monolithic semiconductor integrated a.c. switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054706A JPS58172019A (ja) | 1982-04-01 | 1982-04-01 | 半導体スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172019A true JPS58172019A (ja) | 1983-10-08 |
| JPH035688B2 JPH035688B2 (ja) | 1991-01-28 |
Family
ID=12978237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57054706A Granted JPS58172019A (ja) | 1982-04-01 | 1982-04-01 | 半導体スイツチ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4633095A (ja) |
| EP (1) | EP0091119B1 (ja) |
| JP (1) | JPS58172019A (ja) |
| DE (1) | DE3373962D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62161214A (ja) * | 1985-12-28 | 1987-07-17 | Sharp Corp | 発光ダイオードのパルス駆動回路 |
| JP2007019948A (ja) * | 2005-07-08 | 2007-01-25 | Matsushita Electric Ind Co Ltd | ミューティング回路を設けた半導体集積回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051612A (en) * | 1989-02-10 | 1991-09-24 | Texas Instruments Incorporated | Prevention of parasitic mechanisms in junction isolated devices |
| US5021682A (en) * | 1989-05-11 | 1991-06-04 | National Semiconductor Corporation | Instantaneous power limiting circuit |
| JP4104172B2 (ja) * | 1997-03-04 | 2008-06-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 大信号電圧に対する集積双方向トランジスタスイッチ |
| JP3788616B2 (ja) * | 2003-04-02 | 2006-06-21 | ローム株式会社 | 電圧検出回路 |
| US8526635B2 (en) | 2010-07-01 | 2013-09-03 | Conexant Systems, Inc. | Grounding switch method and apparatus |
| CN103675636B (zh) * | 2012-09-20 | 2016-12-21 | 中芯国际集成电路制造(上海)有限公司 | 一种晶体管阈值电压的测试电路 |
| JP6221975B2 (ja) * | 2014-07-22 | 2017-11-01 | トヨタ紡織株式会社 | 駆動回路及びそれを用いた車室内照明装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934013A (ja) * | 1972-08-01 | 1974-03-29 | ||
| JPS50154914U (ja) * | 1974-06-10 | 1975-12-22 | ||
| JPS53311U (ja) * | 1976-06-22 | 1978-01-05 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA862287A (en) * | 1968-01-13 | 1971-01-26 | Edward D. Rosenthal | Bilateral switch |
| CH541850A (de) * | 1972-12-12 | 1973-09-15 | Studer Willi Fa | Halbleiteranordnung zum Schalten von Wechselströmen für Vormagnetisierungs- und Löschzwecke in Magnetbandgeräten |
| JPS53311B2 (ja) * | 1974-01-17 | 1978-01-07 | ||
| US3937987A (en) * | 1974-04-11 | 1976-02-10 | Rca Corporation | Threshold detector |
| DE2655237C3 (de) * | 1976-12-06 | 1980-01-10 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltvorrichtung mit Transistoren |
| US4137428A (en) * | 1977-10-27 | 1979-01-30 | Bell Telephone Laboratories, Incorporated | Optically actuated bidirectional semiconductor switch |
| JPS5830152A (ja) * | 1981-08-17 | 1983-02-22 | Toshiba Corp | 半導体集積回路 |
-
1982
- 1982-04-01 JP JP57054706A patent/JPS58172019A/ja active Granted
-
1983
- 1983-03-31 US US06/480,680 patent/US4633095A/en not_active Expired - Lifetime
- 1983-04-05 DE DE8383103301T patent/DE3373962D1/de not_active Expired
- 1983-04-05 EP EP83103301A patent/EP0091119B1/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934013A (ja) * | 1972-08-01 | 1974-03-29 | ||
| JPS50154914U (ja) * | 1974-06-10 | 1975-12-22 | ||
| JPS53311U (ja) * | 1976-06-22 | 1978-01-05 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62161214A (ja) * | 1985-12-28 | 1987-07-17 | Sharp Corp | 発光ダイオードのパルス駆動回路 |
| JPH0545097B2 (ja) * | 1985-12-28 | 1993-07-08 | Sharp Kk | |
| JP2007019948A (ja) * | 2005-07-08 | 2007-01-25 | Matsushita Electric Ind Co Ltd | ミューティング回路を設けた半導体集積回路 |
| US7940940B2 (en) | 2005-07-08 | 2011-05-10 | Panasonic Corporation | Muting circuit and semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH035688B2 (ja) | 1991-01-28 |
| EP0091119A3 (en) | 1985-01-16 |
| DE3373962D1 (en) | 1987-11-05 |
| EP0091119A2 (en) | 1983-10-12 |
| EP0091119B1 (en) | 1987-09-30 |
| US4633095A (en) | 1986-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742196A (en) | Level-shifting circuit and high-side driver including such a level-shifting circuit | |
| JPH02268512A (ja) | 誘導負荷を有する電力用ｍｏｓトランジスタを制御する回路 | |
| JPS58172019A (ja) | 半導体スイツチ回路 | |
| US5747837A (en) | Semiconductor device having input protective function | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JPH03121618A (ja) | 出力回路 | |
| US6275095B1 (en) | Semiconductor amplifier circuit | |
| JPH06334505A (ja) | Ｐｍｏｓ出力回路 | |
| JPH07288463A (ja) | ＢｉＣＭＯＳ半導体集積回路 | |
| KR900003597B1 (ko) | 헤드 절환 회로 | |
| US6288428B1 (en) | Semiconductor integrated circuit device for disk drive apparatus | |
| JP2613967B2 (ja) | 半導体集積回路 | |
| JPH0124377B2 (ja) | ||
| US4189738A (en) | Semiconductor integrated circuit device | |
| JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
| JP3337169B2 (ja) | バイポーラ集積回路 | |
| JP3177693B2 (ja) | プッシュプル型出力回路 | |
| JPH0342811B2 (ja) | ||
| JP3604995B2 (ja) | バンドギャップ回路を内蔵する半導体集積回路 | |
| JPH0423489B2 (ja) | ||
| JPS60233930A (ja) | 半導体集積回路装置 | |
| JPS60257620A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPH10229693A (ja) | 制御回路、および情報記憶ディスクを制御するための回路 | |
| JPS59213283A (ja) | ドライブ回路 | |
| JPS61255122A (ja) | 誘導負荷駆動半導体集積回路装置 |