JPS58171884A - その上に条導体の配置された基板 - Google Patents
その上に条導体の配置された基板Info
- Publication number
- JPS58171884A JPS58171884A JP58048054A JP4805483A JPS58171884A JP S58171884 A JPS58171884 A JP S58171884A JP 58048054 A JP58048054 A JP 58048054A JP 4805483 A JP4805483 A JP 4805483A JP S58171884 A JPS58171884 A JP S58171884A
- Authority
- JP
- Japan
- Prior art keywords
- strip conductor
- strip
- conductor
- substrate
- substrate according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
- H05K2201/10136—Liquid Crystal display [LCD]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/90—Methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Multi-Conductor Connections (AREA)
- Combinations Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、基板上に配置された、はんだ付は可能な材料
から成る条導体ならびに溶融はんだ材料に沿う条導体の
運動の際の接触によって同条導体上に施されるはんだ層
を有する基板に関する。
から成る条導体ならびに溶融はんだ材料に沿う条導体の
運動の際の接触によって同条導体上に施されるはんだ層
を有する基板に関する。
この種の基板は公知である。条導体ははんだ層を施す際
に溶融はんだ材料に沿って移動され、同材料に接触する
。はんだ材料は条導体に永久的に付着する。特に条導体
がその縦方向軸に対して横方向に溶融はんだ材料に沿っ
て移動される場合には、はんだ材料の付着は、条導体上
に塗布されたはんだ材料が、条導体が塗布すべきはんだ
材料からすでに離れて動いている際にもなおしばらくの
間開材料と結合しているような状態になる。この結合は
一定の距離に到達して初めて切断される。同時に該結合
を形成しているはんだ材料の一部がすでにはんだ一層の
設けられた条導体上に引き戻される。しかしこれによっ
て条導体は過大な厚さを有するはんだ層を得る。
に溶融はんだ材料に沿って移動され、同材料に接触する
。はんだ材料は条導体に永久的に付着する。特に条導体
がその縦方向軸に対して横方向に溶融はんだ材料に沿っ
て移動される場合には、はんだ材料の付着は、条導体上
に塗布されたはんだ材料が、条導体が塗布すべきはんだ
材料からすでに離れて動いている際にもなおしばらくの
間開材料と結合しているような状態になる。この結合は
一定の距離に到達して初めて切断される。同時に該結合
を形成しているはんだ材料の一部がすでにはんだ一層の
設けられた条導体上に引き戻される。しかしこれによっ
て条導体は過大な厚さを有するはんだ層を得る。
このような効果の結果、一方の条導体がはんだ材料の傍
を移動通過する基板の運動方向に延び、他方の条導体は
同運動方向に対して横方向に延びている形式の数個の条
導体の場合、横方向に延びる条導体においては縦方向に
延びる条導体におけるよりも著しく厚いはんだ層を生じ
ることになる。
を移動通過する基板の運動方向に延び、他方の条導体は
同運動方向に対して横方向に延びている形式の数個の条
導体の場合、横方向に延びる条導体においては縦方向に
延びる条導体におけるよりも著しく厚いはんだ層を生じ
ることになる。
またはんだ層の厚さは条導体の幅にも依存している。こ
れは、幅広の条導体の場合にははんだ層が凸状の横断面
をとるので、中央では縁よりも著しく高い厚さを有する
ためである。
れは、幅広の条導体の場合にははんだ層が凸状の横断面
をとるので、中央では縁よりも著しく高い厚さを有する
ためである。
幅広の条導体を差込プラグの接続部として使用しようと
する場合には、少しの振動があっても差込プラグは凸状
条導体からすべり落ちる。
する場合には、少しの振動があっても差込プラグは凸状
条導体からすべり落ちる。
淳いはんだ横断面の他の欠点は、はんだ層の液体状態か
ら固体状態への移行時の体積収縮（約９チ）のためには
んだの塗布された条導体と基板との間に大きな応力が生
じる。これによって、縁部分にプラグ接点としての幅広
の条導体を有するガラス基板の場合には頻繁処ガラスの
破壊が生じる。
ら固体状態への移行時の体積収縮（約９チ）のためには
んだの塗布された条導体と基板との間に大きな応力が生
じる。これによって、縁部分にプラグ接点としての幅広
の条導体を有するガラス基板の場合には頻繁処ガラスの
破壊が生じる。
本発明の課題は、はんだ材料が許容差の小さい均一な厚
さをもって条導体上に施されて成る冒頭記載の基板を創
作することである。
さをもって条導体上に施されて成る冒頭記載の基板を創
作することである。
この課題は本発明により、基板上に該条導体の隣りに密
接な間隔をおいて別個の条導体及び／又は構造の点で前
記条導体に相応する偽像条導体の配置されていることに
よって解決される。
接な間隔をおいて別個の条導体及び／又は構造の点で前
記条導体に相応する偽像条導体の配置されていることに
よって解決される。
この際別個の条導体又は偽像条導体は好ましくは第一の
条導体に対してはぼ平行に２０〜５００μｍ１好ましく
は１００μｍ離れて配置されていてよい。本発明による
構成は、条導体上にはんだ層を施す際にはんだ層のはん
だ材料と施すべきはんだ材料との間の結合が、同はんだ
材料に沿う条導体の通過運動直後に切断されるという効
果を生じる、それというのも同はんだ材料がこの時点で
第一の条導体の傍圧配置された第二の条導体又は偽像条
導体にすでに接触しているからである。次いではんだ材
料から該基板の取出される際に追従せるはんだは運動方
向に関して常に最後に配置された偽像条導体から流出す
る。
条導体に対してはぼ平行に２０〜５００μｍ１好ましく
は１００μｍ離れて配置されていてよい。本発明による
構成は、条導体上にはんだ層を施す際にはんだ層のはん
だ材料と施すべきはんだ材料との間の結合が、同はんだ
材料に沿う条導体の通過運動直後に切断されるという効
果を生じる、それというのも同はんだ材料がこの時点で
第一の条導体の傍圧配置された第二の条導体又は偽像条
導体にすでに接触しているからである。次いではんだ材
料から該基板の取出される際に追従せるはんだは運動方
向に関して常に最後に配置された偽像条導体から流出す
る。
従って過剰のはんだ材料は付着力に基いて条導体上に付
着することができないので、はんだ層の厚さを小さい許
容限界内で均−忙作ることができる。
着することができないので、はんだ層の厚さを小さい許
容限界内で均−忙作ることができる。
密接して存在する多数の条導体の微細構造の場合でも、
条導体間に存在する間隙の架橋をも疫σこともある過大
量のはんだ材料による条導体間の短絡は起らない。それ
にもかかわらず申分のないはんだ塗布が自動的連続方法
の場合でも高い安全性をもって行なわれる。
条導体間に存在する間隙の架橋をも疫σこともある過大
量のはんだ材料による条導体間の短絡は起らない。それ
にもかかわらず申分のないはんだ塗布が自動的連続方法
の場合でも高い安全性をもって行なわれる。
多数の条導体が基板上に配置されている場合、すなわち
例えば、集積回路のような電子素子をその縁部分で条導
体にはんだ付けする必要のある液晶セルのセル膜の場合
、はんだ層の設けられた条導体の一様の厚さが重要であ
る。つまり前記素子のはんだ付けは上から基板上に載置
されるスタンパ−を用いて行なわれるが、条導体及びは
んだ・層の厚さの不同の場合には同スタンパ−は基板上
に、設けられた導体上のすべての位置に鎮らない。その
ためＫはんだ結合が不完全になり、ひいては不良製品を
生じることになる。
例えば、集積回路のような電子素子をその縁部分で条導
体にはんだ付けする必要のある液晶セルのセル膜の場合
、はんだ層の設けられた条導体の一様の厚さが重要であ
る。つまり前記素子のはんだ付けは上から基板上に載置
されるスタンパ−を用いて行なわれるが、条導体及びは
んだ・層の厚さの不同の場合には同スタンパ−は基板上
に、設けられた導体上のすべての位置に鎮らない。その
ためＫはんだ結合が不完全になり、ひいては不良製品を
生じることになる。
間隔の大きい数個の条導体が基板上に配置されている場
合には、相互に大きな間隔をなして延びる２個の条導体
の間Ｋ、好ましくは格子（Ｒａ５ｔθｒ）を形成する多
数の偽像条導体が配置されていてもよい。
合には、相互に大きな間隔をなして延びる２個の条導体
の間Ｋ、好ましくは格子（Ｒａ５ｔθｒ）を形成する多
数の偽像条導体が配置されていてもよい。
基板がガラス基板である場合には、大きな熱応力に依る
ガラスの縁における通常の破壊の危険が回避される、そ
れというのも存在する熱容量をはんだ層の薄い厚さのた
めに小さくすることができるからである。
ガラスの縁における通常の破壊の危険が回避される、そ
れというのも存在する熱容量をはんだ層の薄い厚さのた
めに小さくすることができるからである。
条導体は好ましくは銅から成っており、写真平版法で製
造されていてもよい。はんだ材料としては、錫を含む材
料を有料に使用することができる。
造されていてもよい。はんだ材料としては、錫を含む材
料を有料に使用することができる。
条導体のはんだ層は２〜５０μｍ、好ましくは１５μｍ
の厚さを有し、±６μｍの許容差をもって施されていて
、よい。
の厚さを有し、±６μｍの許容差をもって施されていて
、よい。
大面積の条導体は、当該面を被っている、相互に結合さ
れた微細構造の多数の条導体によって形成されていても
よい。これによって、はんだ材料が凸状になって円錐状
横断面を形成することが回避され、そうではなくてはん
だ材料は個々の微細条導体を一様な厚さで被う。また熱
応力に基く基材部分の破壊の危険も阻止される。
れた微細構造の多数の条導体によって形成されていても
よい。これによって、はんだ材料が凸状になって円錐状
横断面を形成することが回避され、そうではなくてはん
だ材料は個々の微細条導体を一様な厚さで被う。また熱
応力に基く基材部分の破壊の危険も阻止される。
これは、大面積の条導体が基板の縁部分に配置された差
込プラグの接点位置を形成する場合に極めて重要である
、それというのも基板の縁部分における破壊の危険は特
に大きいからである。、□本発明の特に有洞な適用は、
基板が液晶セル−のセル膜であって、条導体が制御ユニ
ットの接続部を形成する場合に与えられている。
込プラグの接点位置を形成する場合に極めて重要である
、それというのも基板の縁部分における破壊の危険は特
に大きいからである。、□本発明の特に有洞な適用は、
基板が液晶セル−のセル膜であって、条導体が制御ユニ
ットの接続部を形成する場合に与えられている。
図示した＆飯はガラス基板 １であって、液晶セルのセ
ル膜を形成する。側方領域２及び２′に関してはガラス
基＆ １上に密接な間隔をおいて並列配置された条導体
３及び偽像条導体４は銅から成り、錫より成るはんだ層
５が設け５られている。条導体３は大面積の接点位置７
と直接又は領域６ではんだ付は可能の集積回路（図示し
てない）を介して結合されているが、偽像条導体４は側
方領域２及び２における条導体３の間の空所をのみ格子
８の形で充たし、電気的導体機能を実現しない。
ル膜を形成する。側方領域２及び２′に関してはガラス
基＆ １上に密接な間隔をおいて並列配置された条導体
３及び偽像条導体４は銅から成り、錫より成るはんだ層
５が設け５られている。条導体３は大面積の接点位置７
と直接又は領域６ではんだ付は可能の集積回路（図示し
てない）を介して結合されているが、偽像条導体４は側
方領域２及び２における条導体３の間の空所をのみ格子
８の形で充たし、電気的導体機能を実現しない。
ガラス基板 １の縁部分に配置された大面積の接点位置
７は差込プラグの接続に用いられる。
７は差込プラグの接続に用いられる。
接点位置７は、相互に結合して、その面上を網状におお
う微細構造の多数の条導体３′から成る。
う微細構造の多数の条導体３′から成る。
ｉ２図は錫の被覆された条導体３及び偽像条導体４の横
断面の拡大図である。ここで錫より成るはんだ層５は１
５μｍの厚さを有する。該はんだ層は、写□真平版法で
予め設けられた条導体−３、及び偽像条導体４を有する
ガラス基、板 １が溶激された錫を含有する材料に沿っ
て移動されるように塗布さ糺た。
断面の拡大図である。ここで錫より成るはんだ層５は１
５μｍの厚さを有する。該はんだ層は、写□真平版法で
予め設けられた条導体−３、及び偽像条導体４を有する
ガラス基、板 １が溶激された錫を含有する材料に沿っ
て移動されるように塗布さ糺た。
前記移動時には錫を含有する材料が条導体３゜３′又は
偽像条導体４、ひいてはガラスａｔ と接触している
ので、この移動の間には基板 １から前記材料は切断さ
れない。次に、はんだ材料と条導体３，３′及び偽似条
導体４０間の結合が該通過運動直後に中断されて条導体
３，３′及び偽似条導体４上には過剰量のはんだ材料は
残存しない。これによってはんだ層５を、側方領域２及
び２′のすべての位置で±３μｍの許容差内の一様な厚
さをもって、並置している条導体３．３′と偽似条導体
４との間の架橋なしに設けることができる。
偽像条導体４、ひいてはガラスａｔ と接触している
ので、この移動の間には基板 １から前記材料は切断さ
れない。次に、はんだ材料と条導体３，３′及び偽似条
導体４０間の結合が該通過運動直後に中断されて条導体
３，３′及び偽似条導体４上には過剰量のはんだ材料は
残存しない。これによってはんだ層５を、側方領域２及
び２′のすべての位置で±３μｍの許容差内の一様な厚
さをもって、並置している条導体３．３′と偽似条導体
４との間の架橋なしに設けることができる。
第１図は本発明による基板の正面図であり、第２図は第
１図による基板の部分横断面図である： １・・・ガラス基板、３，３′・・条導体、４・・・偽
似条導体、５・・・はんだ層、７・・・接点位置、８・
・・格子。
１図による基板の部分横断面図である： １・・・ガラス基板、３，３′・・条導体、４・・・偽
似条導体、５・・・はんだ層、７・・・接点位置、８・
・・格子。
Claims (1)
- 【特許請求の範囲】 １、 基板上に配置されたはんだ付は可能な材料より成
る条導体ならびに溶融はんだ材料に沿う条導体の運動の
際の接触によって施されたはんだ層を有する基板におい
て、該基板上に条導体（３，３’）の隣りに密接な間隔
をおいて別個の条導体（３，３’）及び／又はその構造
に関して同条導体に相応する偽像条導体（４）が配置さ
れていることを特徴とする前記基板。 ２、別個の条導体（３，３’）父は偽像条導体が第一の
条導体（３，３’）に対してほぼ平行に配置されている
特許請求の範囲第１項記載の基板。 ３、 条導体（３，３’）及び偽像条導体（４）が２０
〜５００μｍの間隔で配置されている特許請求の範囲第
１又は２項記載の基板。 ４、条導体（３，３’）及び偽像条導体（４）が１００
μｍの間隔で配置されている特許請求の範囲第３項記載
の基板。 ５、相互に大きな間隔をおいて延びる２個の条導体（３
）の間に多数の偽像条導体（４）が配置されている特許
請求の範囲第１〜４項のいづれか１項に記載の基板。 ６、偽像条導体（４）が格子（８）を形成する特許請求
の範囲第５項記載の基板。 Ｚ 基板がガラス基板（１）である特許請求の範囲第１
〜６項のいづれか１項に記載の基板。 ａ 条導体（３，３’）及び／又は偽像条導体（４）が
銅から成る特許請求の範囲第１〜７項のいづれか１項に
記載の基板。 ９、はんだ材料が錫を含有する特許請求の範囲第１〜８
項のいづれか１項に記載の基板。 １０、条導体（３，３’）及び偽像条導体（４）のはん
だ層（５）が２〜５ｏμｍの厚さを有する特許請求の範
囲第１〜９項のいづれか１項に記載の基板。 １１、はんだ層（５）が１５μｍの厚さを有する特許請
求の範囲第１０項記載の基板。 １２、はんだ層（５）の厚さが±３μｍの許容差をもっ
て施されている特許請求の範囲第１０項記載の基板。 １３、 大面積の条導体が、当該面積を被う多数の相
互に結合された微細構造の条導体（３′）によって形成
されている特許請求の範囲第１〜１２項のいづれか１項
に記載の基板。 １４、大面積の条導体が差込プラグの接点位置（７）を
形成する特許請求の範囲第１３項記載の基板。 １５、基板が液晶セルのセル膜であり、条導体（３，３
’）が制御ユニットの接続部を形成する特許請求の範囲
第１〜１４項のいづれか１項に記載の基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823211408 DE3211408A1 (de) | 1982-03-27 | 1982-03-27 | Substrat |
| DE32114087 | 1982-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58171884A true JPS58171884A (ja) | 1983-10-08 |
Family
ID=6159532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58048054A Pending JPS58171884A (ja) | 1982-03-27 | 1983-03-24 | その上に条導体の配置された基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4544238A (ja) |
| EP (1) | EP0090079B1 (ja) |
| JP (1) | JPS58171884A (ja) |
| DE (1) | DE3211408A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123868A (ja) * | 1984-11-21 | 1986-06-11 | キヤノン株式会社 | パネル基板の位置合せ保証方法 |
| US4815824A (en) * | 1988-02-23 | 1989-03-28 | Sharples Kenneth R | Elliptical LCD bar graph with path outline-defining segments |
| US5289032A (en) * | 1991-08-16 | 1994-02-22 | Motorola, Inc. | Tape automated bonding(tab)semiconductor device and method for making the same |
| US5270693A (en) * | 1991-08-19 | 1993-12-14 | Smiths Industries, Inc. | Enlarged area addressable matrix |
| US5285300A (en) * | 1991-10-07 | 1994-02-08 | Canon Kabushiki Kaisha | Liquid crystal device |
| US5471077A (en) * | 1991-10-10 | 1995-11-28 | Hughes Aircraft Company | High electron mobility transistor and methode of making |
| JP3135039B2 (ja) * | 1995-11-15 | 2001-02-13 | 日本電気株式会社 | 半導体装置 |
| JP3988720B2 (ja) * | 2003-12-11 | 2007-10-10 | 三菱電機株式会社 | ４方向リードフラットパッケージｉｃ実装プリント配線基板及び４方向リードフラットパッケージｉｃの半田付け方法、４方向リードフラットパッケージｉｃ実装プリント配線基板を備えた空気調和機。 |
| JP4222260B2 (ja) * | 2004-06-03 | 2009-02-12 | 三菱電機株式会社 | リード形電子部品実装プリント配線基板及び空気調和機 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL163370C (nl) * | 1972-04-28 | 1980-08-15 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon. |
| FR2210880B1 (ja) * | 1972-12-15 | 1976-10-29 | Cit Alcatel | |
| US3989353A (en) * | 1973-11-01 | 1976-11-02 | Intel Corporation | Solid planar liquid crystal display with matching leads |
| DE3024213C2 (de) * | 1980-06-27 | 1982-09-02 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Verfahren zur Herstellung von auf einen Träger aufgebrachten Leiterbahnen |
| US4339784A (en) * | 1980-08-11 | 1982-07-13 | Rca Corporation | Solder draw pad |
| DE3176527D1 (en) * | 1980-12-26 | 1987-12-17 | Matsushita Electric Ind Co Ltd | Apparatus for soldering chip type components |
-
1982
- 1982-03-27 DE DE19823211408 patent/DE3211408A1/de active Granted
- 1982-11-18 EP EP82110642A patent/EP0090079B1/de not_active Expired
-
1983
- 1983-01-17 US US06/458,396 patent/US4544238A/en not_active Expired - Fee Related
- 1983-03-24 JP JP58048054A patent/JPS58171884A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0090079B1 (de) | 1987-07-29 |
| US4544238A (en) | 1985-10-01 |
| EP0090079A3 (en) | 1985-01-23 |
| EP0090079A2 (de) | 1983-10-05 |
| DE3211408C2 (ja) | 1992-12-03 |
| DE3211408A1 (de) | 1983-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168466B1 (ko) | 표면장착퓨즈 | |
| US5742483A (en) | Method for producing circuit board assemblies using surface mount components with finely spaced leads | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| US5757076A (en) | Chip type electronic component | |
| JPS58171884A (ja) | その上に条導体の配置された基板 | |
| JPH0437057A (ja) | 電子部品搭載用基板 | |
| KR100585349B1 (ko) | 평면 회로용 납땜 연결 | |
| JP2002124748A (ja) | 回路素子実装基板及び回路素子実装方法 | |
| DE3731787C2 (de) | Anordnung von mehreren IC's auf einem Bandstreifen aus Isoliermaterial | |
| JPH0982759A (ja) | 突起電極を有する基板の接続方法 | |
| US5691690A (en) | Chip type jumper | |
| DE2247580A1 (de) | Halbleiteranordnung aus einem metallischen kontaktierungsstreifen | |
| JPS63187692A (ja) | 回路装置の製造方法 | |
| JPS61231797A (ja) | 小型電子部品取付方法 | |
| JPS6177884A (ja) | 液晶表示パネルの製造法 | |
| JPH03209793A (ja) | ガラス基板の半田接続構造 | |
| JPH07304Y2 (ja) | 半田ペ−スト印刷用マスク | |
| JPH04213801A (ja) | モジュール抵抗器とその製造方法 | |
| JPS58148498A (ja) | セラミツク厚膜印刷回路基板の歩留り向上パタ−ン | |
| GB2215139A (en) | A method of fabricating a circuit | |
| JPS63268114A (ja) | 薄膜磁気ヘツド | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP3149083B2 (ja) | 導電用結合剤および導電接続構造 | |
| JPH0824215B2 (ja) | 厚膜回路装置の製造方法 | |
| JPH08293671A (ja) | 回路基板の接続方法 |