JPS58171164A - デジタルbdt演算方式 - Google Patents
デジタルbdt演算方式Info
- Publication number
- JPS58171164A JPS58171164A JP5425282A JP5425282A JPS58171164A JP S58171164 A JPS58171164 A JP S58171164A JP 5425282 A JP5425282 A JP 5425282A JP 5425282 A JP5425282 A JP 5425282A JP S58171164 A JPS58171164 A JP S58171164A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bdt
- signal
- selector
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル交換機の時分割ネットワークに接続
され、2加入者とオペレータの接続を行なうBDT演算
方式に関する。
され、2加入者とオペレータの接続を行なうBDT演算
方式に関する。
従来、この種のBDT演算方式においては、第2図に示
すように、演算結果27を選択すべく、PCM符号加算
回路21の入力信号の選択のため、トーン信号15.音
声信号囚16及び音声信号の)17を入力とする3−1
セレクタ19と、音声信号(A)16及び音声信号c)
18を入力とする2−1セレク720とを設けている。
すように、演算結果27を選択すべく、PCM符号加算
回路21の入力信号の選択のため、トーン信号15.音
声信号囚16及び音声信号の)17を入力とする3−1
セレクタ19と、音声信号(A)16及び音声信号c)
18を入力とする2−1セレク720とを設けている。
父、BDT演算回路の出力選択のために、トーン信号1
5.無音信号14゜音声信号(B)17.音声信号01
8及び3dB減衰回路22の出力信号の5信号を入力と
する5−1セレクタ23と、トーン信号15.無音信号
14゜音声信号囚16.音声信号018及び3dB減衰
回路22の出力信号の5信号を入力とする5−1セレク
タ24と、トーン信号15.無音信号14゜音響信号(
A)16 、音声信号@)17及び3dB減衰回路22
の出力信号の5信号を入力とする5−1セレクタ25と
、上記3組の5−1セレクタ23,24゜25の出力か
らBDT演算回路の出力を決定する3−1セレクタ26
とを設けている。更に、BDT演算回路に対する状態制
御オーダ30とBDT演算回路の出力を指定するチャネ
ル番号29とKより、上記各セレクタ19 、20 、
23 、24 、25及び26の制御を行なう制御回路
28を設けている。
5.無音信号14゜音声信号(B)17.音声信号01
8及び3dB減衰回路22の出力信号の5信号を入力と
する5−1セレクタ23と、トーン信号15.無音信号
14゜音声信号囚16.音声信号018及び3dB減衰
回路22の出力信号の5信号を入力とする5−1セレク
タ24と、トーン信号15.無音信号14゜音響信号(
A)16 、音声信号@)17及び3dB減衰回路22
の出力信号の5信号を入力とする5−1セレクタ25と
、上記3組の5−1セレクタ23,24゜25の出力か
らBDT演算回路の出力を決定する3−1セレクタ26
とを設けている。更に、BDT演算回路に対する状態制
御オーダ30とBDT演算回路の出力を指定するチャネ
ル番号29とKより、上記各セレクタ19 、20 、
23 、24 、25及び26の制御を行なう制御回路
28を設けている。
しかし、この従来の方式は、多数の信号選択用セレクタ
を必要とし、しかもそれらの制御回路のためのハードウ
ェア量が多くなり、それに伴なって、消費電力及び発熱
量が増大するという欠点がある。父、セレクタ用ICを
多段接続するため、演算回路の遅延時間が長くなるとい
う欠点がある。
を必要とし、しかもそれらの制御回路のためのハードウ
ェア量が多くなり、それに伴なって、消費電力及び発熱
量が増大するという欠点がある。父、セレクタ用ICを
多段接続するため、演算回路の遅延時間が長くなるとい
う欠点がある。
本発明は、斯かる欠点に鑑みてなされたもので、PCM
符号加算回路の入力に接続されるセレクタの入力として
無音信号を追加し、且つ、PCM符号加算回路の出力に
接続される3dB減衰回路に挿入/スルーの制御を行な
って、3dB減衰回路の出力側に接続される3組の5−
1セレクタ及び3−1セレクタを除くことにより、BD
T演算回路を高速化すると共に、ハードウェア量を減少
させてBDTモジュールを小型化し得るBDT演算回路
を提供することを目的とする。
符号加算回路の入力に接続されるセレクタの入力として
無音信号を追加し、且つ、PCM符号加算回路の出力に
接続される3dB減衰回路に挿入/スルーの制御を行な
って、3dB減衰回路の出力側に接続される3組の5−
1セレクタ及び3−1セレクタを除くことにより、BD
T演算回路を高速化すると共に、ハードウェア量を減少
させてBDTモジュールを小型化し得るBDT演算回路
を提供することを目的とする。
即ち、本発明は、三つの音声信号A、B、Cと、トーン
信号と、無音信号とを入力とするデジタルBDT演算方
式であって、無音信号、音声信号A。
信号と、無音信号とを入力とするデジタルBDT演算方
式であって、無音信号、音声信号A。
音声信号B及びトーン信号から−の信号を選択する4−
1セレクタと、無音信号、音声信号A、音声信号B及び
音声信号Cから−の信号を選択する4−1セレクタと、
上記二つの4−1セレクタに接続されるPCM符号加算
回路と、該回路に接続される3dB減衰回路とを有し、
且つ、デジタルBDT演算回路に対する状態制御オーダ
及びデジタルBDT演算回路の出力を指定するチャネル
番号により、上記4−1セレクタの制御と上記3dB減
衰回路の挿入/スルーの制御とを行なう制御回路を有す
ることを特徴とするものである。
1セレクタと、無音信号、音声信号A、音声信号B及び
音声信号Cから−の信号を選択する4−1セレクタと、
上記二つの4−1セレクタに接続されるPCM符号加算
回路と、該回路に接続される3dB減衰回路とを有し、
且つ、デジタルBDT演算回路に対する状態制御オーダ
及びデジタルBDT演算回路の出力を指定するチャネル
番号により、上記4−1セレクタの制御と上記3dB減
衰回路の挿入/スルーの制御とを行なう制御回路を有す
ることを特徴とするものである。
以下、本発明を図面に示す実施例に基づいて説明する。
第1図は本発明BDT演算方式の一実施例を示すブロッ
ク図である。図において本発明演算方式%式% びトーン信号4に接続され九4−1セレクタ6と、無音
信号1.音声信号(A)2.音声信号@)3及び音声信
号c)5に接続された4−1セレクタ7と、これら二つ
の4−1セレクタ6.7に接続されたPCM符号加算回
路8と、この加算回路8に接続され九3 dB m衰回
路9と、チャネル番号11及びオーダ12により4−1
セレクタ6.7及び3dB減衰回路9を制御する制御回
路10とを含み構成される。
ク図である。図において本発明演算方式%式% びトーン信号4に接続され九4−1セレクタ6と、無音
信号1.音声信号(A)2.音声信号@)3及び音声信
号c)5に接続された4−1セレクタ7と、これら二つ
の4−1セレクタ6.7に接続されたPCM符号加算回
路8と、この加算回路8に接続され九3 dB m衰回
路9と、チャネル番号11及びオーダ12により4−1
セレクタ6.7及び3dB減衰回路9を制御する制御回
路10とを含み構成される。
上記制御回路10では、BDT制御オーダ12とチャネ
ル番号11とを指定することによりBDT演算回路の出
力13が決定される。ここで、BDT演算結果13とし
て無音信号1.音声信号(4)2、音声信号@3.トー
ン信号4t−必要とする場合には、制御回路10によ#
)4−1セレクタ6にてそれぞれ無音信号1.音声信号
2.音声信号3゜トーン信号4を選択し、ついで、4−
1セレクタ7にて無音信号1を選択し、3dB減衰回路
9を制御回路10によりスルーとして、目的の演算結果
13を得る。
ル番号11とを指定することによりBDT演算回路の出
力13が決定される。ここで、BDT演算結果13とし
て無音信号1.音声信号(4)2、音声信号@3.トー
ン信号4t−必要とする場合には、制御回路10によ#
)4−1セレクタ6にてそれぞれ無音信号1.音声信号
2.音声信号3゜トーン信号4を選択し、ついで、4−
1セレクタ7にて無音信号1を選択し、3dB減衰回路
9を制御回路10によりスルーとして、目的の演算結果
13を得る。
次に、演算結果13として、■音声信号2と音声信号3
の和、■音声信号3と音声信号5の和又は■音声信号2
と音声信号5の和を、それぞれ3dB減衰させた信号を
必要とする場合には、■4−1 セレクタ6にて音声信
号2を選択すると共に4−1セレクタ7にて音声信号3
を選択し、■4−1セレクタ6にて音声信号3を選択す
ると共に4−1セレクタ7にて音声信号5を選択し、又
は■4−1セレクタ6にて音声信号2を選択すると共に
4−1セレクタ7にて音声信号5を選択し、それぞれ加
算回路8によシ演算後、制御回路10にょシ3dB減衰
回路9を挿入して演算結果13を得る。
の和、■音声信号3と音声信号5の和又は■音声信号2
と音声信号5の和を、それぞれ3dB減衰させた信号を
必要とする場合には、■4−1 セレクタ6にて音声信
号2を選択すると共に4−1セレクタ7にて音声信号3
を選択し、■4−1セレクタ6にて音声信号3を選択す
ると共に4−1セレクタ7にて音声信号5を選択し、又
は■4−1セレクタ6にて音声信号2を選択すると共に
4−1セレクタ7にて音声信号5を選択し、それぞれ加
算回路8によシ演算後、制御回路10にょシ3dB減衰
回路9を挿入して演算結果13を得る。
以上説明したように、本発明は、PCM符号加算回路の
入力に接続されるセレクタの入力として無音信号を追加
し、且つ、PCM符号加算回路の出力に接続される3d
B減衰回路に挿入/スルーの制御を行う構成としたこと
により、3dB減衰回路の出力側に接続される3組の5
−1セレクタ及び3−1セレクタを除くと共にその制御
回路を簡単化できて、BDT演算回路を高速化すると共
に1ハードウェアf#、を減少させてBDTモジュール
を小型化できる効果がある。
入力に接続されるセレクタの入力として無音信号を追加
し、且つ、PCM符号加算回路の出力に接続される3d
B減衰回路に挿入/スルーの制御を行う構成としたこと
により、3dB減衰回路の出力側に接続される3組の5
−1セレクタ及び3−1セレクタを除くと共にその制御
回路を簡単化できて、BDT演算回路を高速化すると共
に1ハードウェアf#、を減少させてBDTモジュール
を小型化できる効果がある。
@1図は本発明のデジタルBDT演算方式の一実施例を
示すブロック図、第2図は従来のデジタルBDT演算回
路を示すブロック図である。 1.14・・・無音信号 2,3,5,16,17.1
8・・・音声信号A、B、C4,15・・・トーン信号
6,7・・・4−1セレクタ8.21・・・P
CM符号加算回路 9,22・・・3dB減衰回路1
0.28・・・制御回路 11.29・・・チ
ャネル番号12.30・・・BDT制御オーダ 13
,27・・・BDT演算結果19.26・・・3−1セ
レクタ 加・・・2−1セレクタZ3.24.2
5・・・5−1セレクタ出願人 日本電気株式会社
示すブロック図、第2図は従来のデジタルBDT演算回
路を示すブロック図である。 1.14・・・無音信号 2,3,5,16,17.1
8・・・音声信号A、B、C4,15・・・トーン信号
6,7・・・4−1セレクタ8.21・・・P
CM符号加算回路 9,22・・・3dB減衰回路1
0.28・・・制御回路 11.29・・・チ
ャネル番号12.30・・・BDT制御オーダ 13
,27・・・BDT演算結果19.26・・・3−1セ
レクタ 加・・・2−1セレクタZ3.24.2
5・・・5−1セレクタ出願人 日本電気株式会社
Claims (1)
- 【特許請求の範囲】 三つの音声信号A、B、Cと、トーン信号と、無音信号
とを入力とするデジタルBDT演算方式無音信号、音声
信号人、音声信号B及びトーン信号から−の信号を選択
する4−1セレクタと、無音信号、音声信号A、音音信
信号及び音声信号Cから−の信号を選択する4−1セレ
クタと、上記二つの4−1セレクタに接続されるPCM
符号加算回路と、該回路に接続される3dB 減衰回路
とを有し、 且つ、デジタルBDT演算回路に対する状態制御オーダ
及びデジタルBDT演算回路の出力を指定するチャネル
番号により、上記4−1セレクタの制御と上記3dB減
衰回路の挿入/スルーの制御とを行なう制御回路を有す
ることを特徴とするデジタルBDT演算方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5425282A JPS58171164A (ja) | 1982-04-01 | 1982-04-01 | デジタルbdt演算方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5425282A JPS58171164A (ja) | 1982-04-01 | 1982-04-01 | デジタルbdt演算方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58171164A true JPS58171164A (ja) | 1983-10-07 |
Family
ID=12965356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5425282A Pending JPS58171164A (ja) | 1982-04-01 | 1982-04-01 | デジタルbdt演算方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58171164A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53107207A (en) * | 1977-03-01 | 1978-09-19 | Fujitsu Ltd | Simultaneous connection system |
-
1982
- 1982-04-01 JP JP5425282A patent/JPS58171164A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53107207A (en) * | 1977-03-01 | 1978-09-19 | Fujitsu Ltd | Simultaneous connection system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6466913B1 (en) | Method of determining a sound localization filter and a sound localization control system incorporating the filter | |
US6332026B1 (en) | Bass management system for home theater equipment | |
JPH02153665A (ja) | 音楽情報処理装置 | |
US6208687B1 (en) | Filter switching method | |
JPS58171164A (ja) | デジタルbdt演算方式 | |
JP3428149B2 (ja) | デジタル信号処理装置 | |
SU1297098A1 (ru) | Цифровой синтезатор речи | |
EP1355510A3 (en) | Loudspeaker arrangement and switching apparatus therefor | |
JPH0298204A (ja) | ディジタル・オーディオ信号の信号処理回路 | |
JP2005175799A (ja) | 信号処理装置及びその制御方法 | |
KR100512156B1 (ko) | 가변 배스 리디렉션 알고리듬 회로 | |
KR100717519B1 (ko) | 지연 라인을 포함하는 디지털 오디오 신호 처리 장치 | |
JP2844971B2 (ja) | ディジタル符号処理システム | |
JPS6018052A (ja) | デイジタル式会議通話装置 | |
JPH07106878A (ja) | グラフィック・イコライザ装置 | |
JPH04212523A (ja) | 信号レベル調整回路 | |
JPH0344870A (ja) | カメラ一体型vtr | |
JPH05110536A (ja) | Dsi音声雑音切替器 | |
JPH06225400A (ja) | 音場制御装置 | |
JPH03188800A (ja) | 音場補正装置 | |
JPH03204263A (ja) | 公衆回線を利用したマルチチャンネル音楽放送装置 | |
JP2004064241A (ja) | デジタル遅延回路及びそれを利用したステレオ音場演算回路 | |
JPH03108863A (ja) | デジタルボタン電話会議通話装置 | |
JPS6384299A (ja) | ハウリング抑圧装置 | |
JPS6019178B2 (ja) | 同時接続方式 |