JPH07106878A - グラフィック・イコライザ装置 - Google Patents
グラフィック・イコライザ装置Info
- Publication number
- JPH07106878A JPH07106878A JP24684093A JP24684093A JPH07106878A JP H07106878 A JPH07106878 A JP H07106878A JP 24684093 A JP24684093 A JP 24684093A JP 24684093 A JP24684093 A JP 24684093A JP H07106878 A JPH07106878 A JP H07106878A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient memory
- graphic equalizer
- coefficient
- digital signal
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 グラフィック・ イコライザの分解能を少ない
ピーキングフィルタで切り換えできるようにする。 【構成】 複数のピーキングフィルタ３を縦続接続した
デジタル信号処理器４と、この処理器４に対しオクター
ブバンド上において等間隔の中心周波数を与える第１の
係数メモリ１０ａと、第１のフィルタメモリ１０ａより
高い分解能を持った第２の係数メモリと、両メモリを切
り換える制御回路７とを備え、制御回路７のもとにスイ
ッチ９により選択された分解能に応じて、ピーキングフ
ィルタ３の係数設定を切り換えられるようにする。
ピーキングフィルタで切り換えできるようにする。 【構成】 複数のピーキングフィルタ３を縦続接続した
デジタル信号処理器４と、この処理器４に対しオクター
ブバンド上において等間隔の中心周波数を与える第１の
係数メモリ１０ａと、第１のフィルタメモリ１０ａより
高い分解能を持った第２の係数メモリと、両メモリを切
り換える制御回路７とを備え、制御回路７のもとにスイ
ッチ９により選択された分解能に応じて、ピーキングフ
ィルタ３の係数設定を切り換えられるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、オーディオスペクトル
での周波数レスポンスを調整するためのグラフィック・
イコライザ装置に関する。
での周波数レスポンスを調整するためのグラフィック・
イコライザ装置に関する。
【０００２】
【従来の技術】図７は従来のグラフィック・ イコライザ
の構成を示している。図７において、７１は入力端子で
あり、２／３オクターブ・グラフィック・ イコライザ７
２および１／３オクターブ・グラフィック・ イコライザ
７３に接続されている。各グラフィック・ イコライザ７
２、７３の出力は、切り換えスイッチ７４によって切り
換えられた後、出力端子７５から出力される。
の構成を示している。図７において、７１は入力端子で
あり、２／３オクターブ・グラフィック・ イコライザ７
２および１／３オクターブ・グラフィック・ イコライザ
７３に接続されている。各グラフィック・ イコライザ７
２、７３の出力は、切り換えスイッチ７４によって切り
換えられた後、出力端子７５から出力される。
【０００３】このように、上記従来のグラフィック・ イ
コライザ装置でも、分解能の異なる個別のグラフィック
・ イコライザを切り換えスイッチで切り換えることによ
り、分解能を切り換えることができる。
コライザ装置でも、分解能の異なる個別のグラフィック
・ イコライザを切り換えスイッチで切り換えることによ
り、分解能を切り換えることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のグラフィック・ イコライザ装置では、分解能切り換
えの際、例えば、２／３オクターブ・グラフィック・ イ
コライザ７２のバンド数が１８バンド、１／３オクター
ブ・グラフィック・ イコライザ７３のバンド数が２７と
した場合、合計４５バンドのピーキングフィルタが必要
になり、さらに各グラフィック・ イコライザ７２、７３
の設定を個別に行わなければならないという問題があっ
た。
来のグラフィック・ イコライザ装置では、分解能切り換
えの際、例えば、２／３オクターブ・グラフィック・ イ
コライザ７２のバンド数が１８バンド、１／３オクター
ブ・グラフィック・ イコライザ７３のバンド数が２７と
した場合、合計４５バンドのピーキングフィルタが必要
になり、さらに各グラフィック・ イコライザ７２、７３
の設定を個別に行わなければならないという問題があっ
た。
【０００５】本発明は、このような従来の問題を解決す
るものであり、必要なピーキングフィルタの数を削減す
ることのできるグラフィック・ イコライザ装置を提供す
ることを第１の目的とする。
るものであり、必要なピーキングフィルタの数を削減す
ることのできるグラフィック・ イコライザ装置を提供す
ることを第１の目的とする。
【０００６】本発明はまた、分解能を切り換えた際に切
り換えの前後の周波数特性を近似させることのできるグ
ラフィック・ イコライザ装置を提供することを第２の目
的とする。
り換えの前後の周波数特性を近似させることのできるグ
ラフィック・ イコライザ装置を提供することを第２の目
的とする。
【０００７】
【課題を解決するための手段】本発明は、上記第１の目
的を達成するために、複数のピーキングフィルタを縦続
接続したデジタル信号処理器と、デジタル信号処理器に
対しオクターブバンド上において等間隔の中心周波数を
与える第１の係数メモリと、第１の係数メモリより高い
分解能を持った第２の係数メモリと、これら第１および
第２の係数メモリを切り換える制御手段とを備えたもの
である。
的を達成するために、複数のピーキングフィルタを縦続
接続したデジタル信号処理器と、デジタル信号処理器に
対しオクターブバンド上において等間隔の中心周波数を
与える第１の係数メモリと、第１の係数メモリより高い
分解能を持った第２の係数メモリと、これら第１および
第２の係数メモリを切り換える制御手段とを備えたもの
である。
【０００８】本発明はまた、上記構成のグラフィック・
イコライザ装置を２台備え、第１のグラフィック・イコ
ライザ装置のデジタル信号処理器の出力を第２のグラフ
ィック・イコライザ装置のデジタル信号処理器の入力側
に選択的に接続する切り換え手段を備えたものである。
イコライザ装置を２台備え、第１のグラフィック・イコ
ライザ装置のデジタル信号処理器の出力を第２のグラフ
ィック・イコライザ装置のデジタル信号処理器の入力側
に選択的に接続する切り換え手段を備えたものである。
【０００９】本発明はまた、上記第２の目的を達成する
ために、上記構成のグラフィック・イコライザ装置にお
いて、第１の係数メモリを第２の係数メモリに切り換え
た場合は、第１の係数メモリに対応する周波数に対して
設定されたゲインを第２の係数メモリに設定し、第２の
係数メモリから第１の係数メモリに切り換えた場合は、
第１の係数メモリに該当する周波数のゲインとその他の
周波数に設定されたゲインを加算するようにしたもので
ある。
ために、上記構成のグラフィック・イコライザ装置にお
いて、第１の係数メモリを第２の係数メモリに切り換え
た場合は、第１の係数メモリに対応する周波数に対して
設定されたゲインを第２の係数メモリに設定し、第２の
係数メモリから第１の係数メモリに切り換えた場合は、
第１の係数メモリに該当する周波数のゲインとその他の
周波数に設定されたゲインを加算するようにしたもので
ある。
【００１０】
【作用】したがって、本発明によれば、制御手段により
選択された分解能に応じて、ピーキングフィルタの係数
設定を切り換えられるようにしたので、ピーキングフィ
ルタの個数を高い方の分解能に相当する数だけ設ければ
よく、分解能の切り換えを少ない数のピーキングフィル
タで行なうことができる。
選択された分解能に応じて、ピーキングフィルタの係数
設定を切り換えられるようにしたので、ピーキングフィ
ルタの個数を高い方の分解能に相当する数だけ設ければ
よく、分解能の切り換えを少ない数のピーキングフィル
タで行なうことができる。
【００１１】また、本発明によれば、必要最小限のピー
キングフィルタを使用してステレオとモノラルの切り換
えができ、モノラルとして使用したときはステレオの２
倍の分解能を得ることができる。
キングフィルタを使用してステレオとモノラルの切り換
えができ、モノラルとして使用したときはステレオの２
倍の分解能を得ることができる。
【００１２】さらに、本発明によれば、第２の係数メモ
リから第１の係数メモリに切り換えた場合は、第１の係
数メモリに該当する周波数のゲインとその他の周波数に
設定されたゲインを加算するようにしたので、分解能の
切り換えを行った際に周波数特性が大きく変化しないと
いう利点を持つ。
リから第１の係数メモリに切り換えた場合は、第１の係
数メモリに該当する周波数のゲインとその他の周波数に
設定されたゲインを加算するようにしたので、分解能の
切り換えを行った際に周波数特性が大きく変化しないと
いう利点を持つ。
【００１３】
【実施例】（実施例１）図１は本発明の第１の実施例の
構成を示すものである。図１において、１は入力端子で
あり、入力端子１に入力された音声信号は、ＡＤコンバ
ータ２でデジタル信号に変換された後、縦続接続された
複数のピーキングフィルタ３からなるデジタル信号処理
（ＤＳＰ）４に入力される。デジタル信号処理器４の出
力は、ＤＡコンバータ５でアナログ信号に変換された
後、出力端子６から音声信号として出力される。７はデ
ジタル信号処理器４を制御するＣＰＵからなる制御回路
である。８はグラフィック・ イコライザの設定を行うカ
ーソルスイッチであり、制御回路７に接続されている。
制御回路７は、カーソルスイッチ８の設定によって、切
り換えスイッチ９により係数メモリ１０を切り換えた
後、係数データをデジタル信号処理器４へ転送し、所望
特性を得るようになっている。１１はこのグラフィック
・ イコライザの制御内容をグラフィック表示する液晶表
示器である。
構成を示すものである。図１において、１は入力端子で
あり、入力端子１に入力された音声信号は、ＡＤコンバ
ータ２でデジタル信号に変換された後、縦続接続された
複数のピーキングフィルタ３からなるデジタル信号処理
（ＤＳＰ）４に入力される。デジタル信号処理器４の出
力は、ＤＡコンバータ５でアナログ信号に変換された
後、出力端子６から音声信号として出力される。７はデ
ジタル信号処理器４を制御するＣＰＵからなる制御回路
である。８はグラフィック・ イコライザの設定を行うカ
ーソルスイッチであり、制御回路７に接続されている。
制御回路７は、カーソルスイッチ８の設定によって、切
り換えスイッチ９により係数メモリ１０を切り換えた
後、係数データをデジタル信号処理器４へ転送し、所望
特性を得るようになっている。１１はこのグラフィック
・ イコライザの制御内容をグラフィック表示する液晶表
示器である。
【００１４】本実施例では、デジタル信号処理器４を構
成するピーキングフィルタ３の個数は５４個となってお
り、それぞれはいわゆる２次のバイクワッド・デジタル
フィルタにより構成されている。また係数メモリ１０
は、１／３オクターブ分解能の係数が格納された第１の
係数メモリ１０ａと、１／６オクターブ分解能の係数が
格納された第２の係数メモリ１０ｂとからなる。第１の
係数メモリ１０ａは、各ピーキングフィルタ３のバンド
に対応したＢＡＮＤ１からＢＡＮＤ２７までの係数を保
持しており、各ＢＡＮＤは、ゲイン設定に応じた複数の
係数から構成されている。また、第２の係数メモリ１０
ｂは、同様に各ピーキングフィルタ３のバンドに対応し
たＢＡＮＤ１からＢＡＮＤ５４までの係数を保持してお
り、各ＢＡＮＤは、ゲイン設定に応じた複数の係数から
構成されている。
成するピーキングフィルタ３の個数は５４個となってお
り、それぞれはいわゆる２次のバイクワッド・デジタル
フィルタにより構成されている。また係数メモリ１０
は、１／３オクターブ分解能の係数が格納された第１の
係数メモリ１０ａと、１／６オクターブ分解能の係数が
格納された第２の係数メモリ１０ｂとからなる。第１の
係数メモリ１０ａは、各ピーキングフィルタ３のバンド
に対応したＢＡＮＤ１からＢＡＮＤ２７までの係数を保
持しており、各ＢＡＮＤは、ゲイン設定に応じた複数の
係数から構成されている。また、第２の係数メモリ１０
ｂは、同様に各ピーキングフィルタ３のバンドに対応し
たＢＡＮＤ１からＢＡＮＤ５４までの係数を保持してお
り、各ＢＡＮＤは、ゲイン設定に応じた複数の係数から
構成されている。
【００１５】次に、上記第１の実施例の動作について説
明する。図１において、カーソルスイッチ８の操作によ
り制御回路７が動作し、切り換えスイッチ９が１／６オ
クターブ係数用の第１の係数メモリ１０ｂを選択する
と、各バンドに設定されたゲインに従った係数が第２の
係数メモリ１０ｂから選択されて、デジタル信号処理器
４へ転送される。その結果、デジタル信号処理器４は、
１／６オクターブ分解能グラフィック・ イコライザとし
て動作を行うようになる。この場合、液晶表示器１１の
表示部は、制御回路７の描画機能により、図２に示すよ
うな１／６オクターブ分解能に対応するグラフィック・
イコライザの表示を行う。そしてカーソルスイッチ８の
操作により制御回路７が動作し、切り換えスイッチ９が
１／３オクターブ係数用の第１の係数メモリ１０ａを選
択すると、各バンドに設定されたゲインに従った係数が
第１の係数メモリ１０ａから選択されて、デジタル信号
処理器４のＢＡＮＤ１からＢＡＮＤ２７までへ転送され
るとともに、ＢＡＮＤ２８からＢＡＮＤ５４までは、周
波数特性を持たないフィルタを動作させない係数が設定
されることになる。この結果、デジタル信号処理器４
は、１／３オクターブ分解能グラフィック・イコライザ
として動作を行うようになり、液晶表示器１１は、制御
回路７の描画機能により、図３に示すような１／３オク
ターブ分解能に対応するグラフィック・ イコライザの表
示を行う。
明する。図１において、カーソルスイッチ８の操作によ
り制御回路７が動作し、切り換えスイッチ９が１／６オ
クターブ係数用の第１の係数メモリ１０ｂを選択する
と、各バンドに設定されたゲインに従った係数が第２の
係数メモリ１０ｂから選択されて、デジタル信号処理器
４へ転送される。その結果、デジタル信号処理器４は、
１／６オクターブ分解能グラフィック・ イコライザとし
て動作を行うようになる。この場合、液晶表示器１１の
表示部は、制御回路７の描画機能により、図２に示すよ
うな１／６オクターブ分解能に対応するグラフィック・
イコライザの表示を行う。そしてカーソルスイッチ８の
操作により制御回路７が動作し、切り換えスイッチ９が
１／３オクターブ係数用の第１の係数メモリ１０ａを選
択すると、各バンドに設定されたゲインに従った係数が
第１の係数メモリ１０ａから選択されて、デジタル信号
処理器４のＢＡＮＤ１からＢＡＮＤ２７までへ転送され
るとともに、ＢＡＮＤ２８からＢＡＮＤ５４までは、周
波数特性を持たないフィルタを動作させない係数が設定
されることになる。この結果、デジタル信号処理器４
は、１／３オクターブ分解能グラフィック・イコライザ
として動作を行うようになり、液晶表示器１１は、制御
回路７の描画機能により、図３に示すような１／３オク
ターブ分解能に対応するグラフィック・ イコライザの表
示を行う。
【００１６】このように、上記第１の実施例によれば、
縦続接続された複数のピーキングフィルタ３に対しオク
ターブバンド上において等間隔の中心周波数を与える第
１の係数メモリ１０ａと、第１のフィルタ係数メモリ１
０ａより高い分解能を持った第２の係数メモリ１０ｂと
を備え、制御回路７の制御のもとに切り換えスイッチ９
により選択された分解能に応じて、ピーキングフィルタ
３の係数設定を切り換えられるようにしたので、高い方
の分解能に相当するピーキングフィルタ３の個数で分解
能の切り換えを行なうことができる。
縦続接続された複数のピーキングフィルタ３に対しオク
ターブバンド上において等間隔の中心周波数を与える第
１の係数メモリ１０ａと、第１のフィルタ係数メモリ１
０ａより高い分解能を持った第２の係数メモリ１０ｂと
を備え、制御回路７の制御のもとに切り換えスイッチ９
により選択された分解能に応じて、ピーキングフィルタ
３の係数設定を切り換えられるようにしたので、高い方
の分解能に相当するピーキングフィルタ３の個数で分解
能の切り換えを行なうことができる。
【００１７】（実施例２）図４は本発明の第２の実施例
の構成を示すものである。図４において、グラフィック
・ イコライザＡおよびＢは、上記第１の実施例と同じ構
成を備えた２台のグラフィック・ イコライザ装置であ
る。各グラフィック・ イコライザＡおよびＢにおいて、
２１は入力端子であり、ここに入力された音声信号は、
ＡＤコンバータ２２でデジタル信号に変換された後、縦
続接続された２７個のピーキングフィルタ２３からなる
デジタル信号処理器（ＤＳＰ）２４に入力される。デジ
タル信号処理器２４の出力は、ＤＡコンバータ２５でア
ナログ信号に変換された後、出力端子２６から音声とし
て出力される。２７はデジタル信号処理器２４を制御す
るＣＰＵからなる制御回路である。２８はグラフィック
・ イコライザの設定を行なうカーソルスイッチであり、
制御回路２７に接続されている。２９は切り換えスイッ
チ、３０は１／３オクターブ分解能のフィルタ係数がＢ
ＡＮＤ１からＢＡＮＤ２７まで格納された第１の係数メ
モリと１／６オクターブ分解能のフィルタ係数がＢＡＮ
Ｄ１からＢＡＮＤ５４まで格納された第２の係数メモリ
からなる係数メモリである。３１はグラフィック・ イコ
ライザの制御内容をグラフィック表示する液晶表示器で
ある。３２はグラフィック・ イコライザＡのデジタル信
号処理２４の出力を、自身のＤＡコンバータ２５とグラ
フィック・ イコライザＢのデジタル信号処理２４とに切
り換えるための切り換えスイッチ、３３はグラフィック
・イコライザＢのデジタル信号処理２４への入力を、自
身のＤＡコンバータ２２からとグラフィック・ イコライ
ザＡのデジタル信号処理２４からとに切り換えるための
切り換えスイッチである。各制御回路２７は、それぞれ
カーソルスイッチ２８の設定によって、各切り換えスイ
ッチ２９により各係数メモリ３０を切り換えた後、それ
ぞれの係数データを各デジタル信号処理２４へ転送し、
所望特性を得るようになっている。
の構成を示すものである。図４において、グラフィック
・ イコライザＡおよびＢは、上記第１の実施例と同じ構
成を備えた２台のグラフィック・ イコライザ装置であ
る。各グラフィック・ イコライザＡおよびＢにおいて、
２１は入力端子であり、ここに入力された音声信号は、
ＡＤコンバータ２２でデジタル信号に変換された後、縦
続接続された２７個のピーキングフィルタ２３からなる
デジタル信号処理器（ＤＳＰ）２４に入力される。デジ
タル信号処理器２４の出力は、ＤＡコンバータ２５でア
ナログ信号に変換された後、出力端子２６から音声とし
て出力される。２７はデジタル信号処理器２４を制御す
るＣＰＵからなる制御回路である。２８はグラフィック
・ イコライザの設定を行なうカーソルスイッチであり、
制御回路２７に接続されている。２９は切り換えスイッ
チ、３０は１／３オクターブ分解能のフィルタ係数がＢ
ＡＮＤ１からＢＡＮＤ２７まで格納された第１の係数メ
モリと１／６オクターブ分解能のフィルタ係数がＢＡＮ
Ｄ１からＢＡＮＤ５４まで格納された第２の係数メモリ
からなる係数メモリである。３１はグラフィック・ イコ
ライザの制御内容をグラフィック表示する液晶表示器で
ある。３２はグラフィック・ イコライザＡのデジタル信
号処理２４の出力を、自身のＤＡコンバータ２５とグラ
フィック・ イコライザＢのデジタル信号処理２４とに切
り換えるための切り換えスイッチ、３３はグラフィック
・イコライザＢのデジタル信号処理２４への入力を、自
身のＤＡコンバータ２２からとグラフィック・ イコライ
ザＡのデジタル信号処理２４からとに切り換えるための
切り換えスイッチである。各制御回路２７は、それぞれ
カーソルスイッチ２８の設定によって、各切り換えスイ
ッチ２９により各係数メモリ３０を切り換えた後、それ
ぞれの係数データを各デジタル信号処理２４へ転送し、
所望特性を得るようになっている。
【００１８】次に上記第２の実施例の動作について説明
する。図４において、各グラフィック・ イコライザＡお
よびＢのカーソルスイッチ２８を操作し、制御回路２７
が切り換えスイッチ２９を制御して係数メモリ３０のう
ち１／３分解能係数を選択すると、切り換えスイッチ３
２が接点ａ側に切り換えられて、グラフィック・ イコラ
イザＡのデジタル信号処理器２４が選択され、切り換え
スイッチ３３も接点ａ側に切り換えられて、グラフィッ
ク・ イコライザＢの入力側が選択される。この結果、こ
のグラフィック・ イコライザ装置は、各２７バンドで構
成されたステレオグラフィック・ イコライザとして機能
する。また、各切り換えスイッチ２９が係数メモリ３０
のうち１／６分解能係数を選択すると、切り換えスイッ
チ３２が接点ｂ側に切り換えられ、切り換えスイッチ３
３も接点ｂ側に切り換えられる。そして、グラフィック
・ イコライザＡにおいては、ＢＡＮＤ１からＢＡＮＤ２
７までのフィルタ係数が選択され、グラフィック・ イコ
ライザＢにおいては、ＢＡＮＤ２８からＢＡＮＤ５４ま
でのフィルタ係数が選択される。この結果、このグラフ
ィック・ イコライザ装置は、５４バンドで構成されたモ
ノラルグラフィック・ イコライザとして機能する。
する。図４において、各グラフィック・ イコライザＡお
よびＢのカーソルスイッチ２８を操作し、制御回路２７
が切り換えスイッチ２９を制御して係数メモリ３０のう
ち１／３分解能係数を選択すると、切り換えスイッチ３
２が接点ａ側に切り換えられて、グラフィック・ イコラ
イザＡのデジタル信号処理器２４が選択され、切り換え
スイッチ３３も接点ａ側に切り換えられて、グラフィッ
ク・ イコライザＢの入力側が選択される。この結果、こ
のグラフィック・ イコライザ装置は、各２７バンドで構
成されたステレオグラフィック・ イコライザとして機能
する。また、各切り換えスイッチ２９が係数メモリ３０
のうち１／６分解能係数を選択すると、切り換えスイッ
チ３２が接点ｂ側に切り換えられ、切り換えスイッチ３
３も接点ｂ側に切り換えられる。そして、グラフィック
・ イコライザＡにおいては、ＢＡＮＤ１からＢＡＮＤ２
７までのフィルタ係数が選択され、グラフィック・ イコ
ライザＢにおいては、ＢＡＮＤ２８からＢＡＮＤ５４ま
でのフィルタ係数が選択される。この結果、このグラフ
ィック・ イコライザ装置は、５４バンドで構成されたモ
ノラルグラフィック・ イコライザとして機能する。
【００１９】このように、上記第２の実施例によれば、
上記第１の実施例と同じ構成の２台のグラフィック・ イ
コライザＡおよびＢを切り換えスイッチ３２および３３
で接続したので、必要最低限のピーキングフィルタを使
用してステレオとモノラルの切り換えができ、モノラル
として使用したときはステレオの２倍の分解能を得るこ
とができる。
上記第１の実施例と同じ構成の２台のグラフィック・ イ
コライザＡおよびＢを切り換えスイッチ３２および３３
で接続したので、必要最低限のピーキングフィルタを使
用してステレオとモノラルの切り換えができ、モノラル
として使用したときはステレオの２倍の分解能を得るこ
とができる。
【００２０】（実施例３）次に、本発明の第３の実施例
について説明する。構成は図１に示した第１の実施例の
構成に、５４個のメモリエリアに１／６オクターブ間隔
の各周波数に対応するゲインを保持可能なゲインメモリ
を付加したものである。
について説明する。構成は図１に示した第１の実施例の
構成に、５４個のメモリエリアに１／６オクターブ間隔
の各周波数に対応するゲインを保持可能なゲインメモリ
を付加したものである。
【００２１】次に、上記第３の実施例の動作について説
明する。本実施例では、１／６オクターブ分解能の各バ
ンドに対応するゲインは、ピーキングフィルタの中心周
波数が式（１）に示すようなｆ（Ｎ）に対応して保持さ
れている。ここにおいてＮは１から５４までの自然数と
なっている。このような中心周波数の値はＥＩＡＪで規
定されるような、一般的な１／６オクターブの周波数表
に従っても良い。 ｆ（Ｎ）＝１０００×２(N-30)/6 ・・・（１）
明する。本実施例では、１／６オクターブ分解能の各バ
ンドに対応するゲインは、ピーキングフィルタの中心周
波数が式（１）に示すようなｆ（Ｎ）に対応して保持さ
れている。ここにおいてＮは１から５４までの自然数と
なっている。このような中心周波数の値はＥＩＡＪで規
定されるような、一般的な１／６オクターブの周波数表
に従っても良い。 ｆ（Ｎ）＝１０００×２(N-30)/6 ・・・（１）
【００２２】切り換えスイッチ９において、係数メモリ
１０が１／３オクターブ用メモリから１／６オクターブ
用メモリに切り換えられた場合、１／３オクターブに設
定されているグラフィック・ イコライザのゲインのデー
タをそのまま対応する周波数を持つ１／６オクターブ間
隔の周波数を持ったピーキングイコライザにゲインの設
定が行われる。すなわち、式（２）に示す周波数ｆに式
（３）のゲインが設定される。 Ｇ1/6 （ｆ（Ｎ）） ・・・（２） Ｇ1/3 （ｆ（Ｎ）） ・・・（３）
１０が１／３オクターブ用メモリから１／６オクターブ
用メモリに切り換えられた場合、１／３オクターブに設
定されているグラフィック・ イコライザのゲインのデー
タをそのまま対応する周波数を持つ１／６オクターブ間
隔の周波数を持ったピーキングイコライザにゲインの設
定が行われる。すなわち、式（２）に示す周波数ｆに式
（３）のゲインが設定される。 Ｇ1/6 （ｆ（Ｎ）） ・・・（２） Ｇ1/3 （ｆ（Ｎ）） ・・・（３）
【００２３】次に、切り換えスイッチ９において、係数
メモリ１０が１／６オクターブ用メモリから１／３オク
ターブ用メモリに切り換えられた場合、式（１）のｆ
（Ｎ）において、Ｍが１から２７までの自然数として、
Ｍ番目のピーキングフィルタに式（４）に従ったゲイン
が設定される。すなわち、同じ周波数に対応するゲイン
の値と一つ大きな周波数に対応するゲインの値の加算値
がピーキングフィルタに設定される。図５および図６は
このような動作の結果を表している。 Ｇ1/3 （Ｍ）＝Ｇ1/6 （２Ｍ−１）＋Ｇ1/6 （２Ｍ） ・・・（４）
メモリ１０が１／６オクターブ用メモリから１／３オク
ターブ用メモリに切り換えられた場合、式（１）のｆ
（Ｎ）において、Ｍが１から２７までの自然数として、
Ｍ番目のピーキングフィルタに式（４）に従ったゲイン
が設定される。すなわち、同じ周波数に対応するゲイン
の値と一つ大きな周波数に対応するゲインの値の加算値
がピーキングフィルタに設定される。図５および図６は
このような動作の結果を表している。 Ｇ1/3 （Ｍ）＝Ｇ1/6 （２Ｍ−１）＋Ｇ1/6 （２Ｍ） ・・・（４）
【００２４】このように、上記第３の実施例によれば、
第２の係数メモリから第１の係数メモリに切り換えた場
合は、第１の係数メモリに該当する周波数のゲインとそ
の他の周波数に設定されたゲインを加算するようにした
ので、分解能の切り換えを行った際に周波数特性が大き
く変化しないという利点を持つ。
第２の係数メモリから第１の係数メモリに切り換えた場
合は、第１の係数メモリに該当する周波数のゲインとそ
の他の周波数に設定されたゲインを加算するようにした
ので、分解能の切り換えを行った際に周波数特性が大き
く変化しないという利点を持つ。
【００２５】なお、本発明は上記実施例の他に以下に示
すような構成を採ることができる。 （１）上記実施例のグラフィック・ イコライザ装置をコ
ンプレッサ／リミッタと組み合わせた音響効果装置。 （２）上記実施例のグラフィック・ イコライザ装置を、
ノッチフィルタと組み合わせた音響効果装置。 （３）上記実施例のグラフィック・ イコライザをステレ
オ構成とし、ＬチャンネルとＲチャンネルを連動させる
ようにしたもの。 （４）上記実施例の表示手段に蛍光表示管を用いた音響
効果装置。 （５）上記実施例の表示手段にＣＲＴを用いた音響効果
装置。 （６）上記実施例において、ピーキングフィルタと制御
回路との間に通信インターフェイスを付加し、遠隔操作
できるようにしたもの。
すような構成を採ることができる。 （１）上記実施例のグラフィック・ イコライザ装置をコ
ンプレッサ／リミッタと組み合わせた音響効果装置。 （２）上記実施例のグラフィック・ イコライザ装置を、
ノッチフィルタと組み合わせた音響効果装置。 （３）上記実施例のグラフィック・ イコライザをステレ
オ構成とし、ＬチャンネルとＲチャンネルを連動させる
ようにしたもの。 （４）上記実施例の表示手段に蛍光表示管を用いた音響
効果装置。 （５）上記実施例の表示手段にＣＲＴを用いた音響効果
装置。 （６）上記実施例において、ピーキングフィルタと制御
回路との間に通信インターフェイスを付加し、遠隔操作
できるようにしたもの。
【００２６】
【発明の効果】本発明によれば、複数のピーキングフィ
ルタを縦続接続したデジタル信号処理器と、デジタル信
号処理器に対しオクターブバンド上において等間隔の中
心周波数を与える第１の係数メモリと、第１の係数メモ
リより高い分解能を持った第２の係数メモリと、第１お
よび第２の係数メモリを切り換える制御手段とを備え、
切り換え手段により選択された分解能に応じて、ピーキ
ングフィルタの係数設定を切り換えられるようにしたの
で、ピーキングフィルタの個数を高い方の分解能に相当
する数だけ設ければよく、分解能の切り換えを少ない数
のピーキングフィルタで行なうことができるという効果
を有する。
ルタを縦続接続したデジタル信号処理器と、デジタル信
号処理器に対しオクターブバンド上において等間隔の中
心周波数を与える第１の係数メモリと、第１の係数メモ
リより高い分解能を持った第２の係数メモリと、第１お
よび第２の係数メモリを切り換える制御手段とを備え、
切り換え手段により選択された分解能に応じて、ピーキ
ングフィルタの係数設定を切り換えられるようにしたの
で、ピーキングフィルタの個数を高い方の分解能に相当
する数だけ設ければよく、分解能の切り換えを少ない数
のピーキングフィルタで行なうことができるという効果
を有する。
【００２７】また本発明によれば、上記構成のグラフィ
ック・イコライザ装置を２台備え、第１のグラフィック
・イコライザ装置のデジタル信号処理器の出力を第２の
グラフィック・イコライザ装置のデジタル信号処理器の
入力側に選択的に接続する切り換え手段を備えているの
で、必要最小限のピーキングフィルタを使用してステレ
オとモノラルの切り換えができ、モノラルとして使用し
たときはステレオの２倍の分解能を得ることができると
いう効果を有する。
ック・イコライザ装置を２台備え、第１のグラフィック
・イコライザ装置のデジタル信号処理器の出力を第２の
グラフィック・イコライザ装置のデジタル信号処理器の
入力側に選択的に接続する切り換え手段を備えているの
で、必要最小限のピーキングフィルタを使用してステレ
オとモノラルの切り換えができ、モノラルとして使用し
たときはステレオの２倍の分解能を得ることができると
いう効果を有する。
【００２８】さらに、本発明によれば、上記構成のグラ
フィック・ イコライザ装置において、第１の係数メモリ
を第２の係数メモリに切り換えた場合は、第１の係数メ
モリに対応する周波数に対して設定されたゲインを第２
の係数メモリに設定し、第２の係数メモリから第１の係
数メモリに切り換えた場合は、第１の係数メモリに該当
する周波数のゲインとその他の周波数に設定されたゲイ
ンを加算するようにしたので、分解能の切り換えを行っ
た際に周波数特性が大きく変化しないという効果を有す
る。
フィック・ イコライザ装置において、第１の係数メモリ
を第２の係数メモリに切り換えた場合は、第１の係数メ
モリに対応する周波数に対して設定されたゲインを第２
の係数メモリに設定し、第２の係数メモリから第１の係
数メモリに切り換えた場合は、第１の係数メモリに該当
する周波数のゲインとその他の周波数に設定されたゲイ
ンを加算するようにしたので、分解能の切り換えを行っ
た際に周波数特性が大きく変化しないという効果を有す
る。
【図１】本発明の第１の実施例の概略ブロック図
【図２】本発明の第１の実施例における１／６オクター
ブ分解能グラフィック・ イコライザの表示例を示す表示
部の正面図
ブ分解能グラフィック・ イコライザの表示例を示す表示
部の正面図
【図３】本発明の第１の実施例における１／３オクター
ブ分解能グラフィック・ イコライザの表示例を示す表示
部の正面図
ブ分解能グラフィック・ イコライザの表示例を示す表示
部の正面図
【図４】本発明の第２の実施例の概略ブロック図
【図５】本発明の第３の実施例における動作結果を示す
一覧図
一覧図
【図６】本発明の第３の実施例における動作結果を示す
一覧図
一覧図
【図７】従来のグラフィック・ イコライザ装置の概略ブ
ロック図
ロック図
１、２１ 入力端子 ２、２２ ＡＤコンバータ ３、２３ ピーキングフィルタ ４、２４ デジタル信号処理器（ＤＳＰ） ５、２５ ＤＡコンバータ ６、２６ 出力端子 ７、２７ 制御回路 ８、２８ カーソルスイッチ ９、２９ 切り換えスイッチ １０、３０ 係数メモリ １０ａ 第１の係数メモリ １０ｂ 第２の係数メモリ １１、３１ 液晶表示器 ３２ 切り換えスイッチ ３３ 切り換えスイッチ
Claims (3)
- 【請求項１】 複数のピーキングフィルタを縦続接続し
たデジタル信号処理器と、前記デジタル信号処理器に対
しオクターブバンド上において等間隔の中心周波数を与
える第１の係数メモリと、前記第１の係数メモリより高
い分解能を持った第２の係数メモリと、前記第１および
第２の係数メモリを切り換える制御手段とを備えたグラ
フィック・イコライザ装置。 - 【請求項２】 請求項１記載のグラフィック・イコライ
ザ装置を２台備え、第１のグラフィック・イコライザ装
置のデジタル信号処理器の出力を第２のグラフィック・
イコライザ装置のデジタル信号処理器の入力側に選択的
に接続する切り換え手段を備えたグラフィック・イコラ
イザ装置。 - 【請求項３】 請求項１に記載のグラフィック・ イコラ
イザ装置において、第１の係数メモリを第２の係数メモ
リに切り換えた場合は、第１の係数メモリに対応する周
波数に対して設定されたゲインを第２の係数メモリに設
定し、第２の係数メモリから第１の係数メモリに切り換
えた場合は、第１の係数メモリに該当する周波数のゲイ
ンとその他の周波数に設定されたゲインを加算するよう
にして設定することを特徴とするグラフィック・ イコラ
イザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24684093A JP3285432B2 (ja) | 1993-10-01 | 1993-10-01 | グラフィック・イコライザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24684093A JP3285432B2 (ja) | 1993-10-01 | 1993-10-01 | グラフィック・イコライザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106878A true JPH07106878A (ja) | 1995-04-21 |
| JP3285432B2 JP3285432B2 (ja) | 2002-05-27 |
Family
ID=17154489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24684093A Expired - Fee Related JP3285432B2 (ja) | 1993-10-01 | 1993-10-01 | グラフィック・イコライザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3285432B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1701439A3 (en) * | 2005-03-10 | 2008-07-23 | Yamaha Corporation | Controller of graphic equalizer |
| US8242836B2 (en) | 2008-08-08 | 2012-08-14 | Kyushu Institute Of Technology | Acoustic characteristic control apparatus |
-
1993
- 1993-10-01 JP JP24684093A patent/JP3285432B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1701439A3 (en) * | 2005-03-10 | 2008-07-23 | Yamaha Corporation | Controller of graphic equalizer |
| US8068621B2 (en) | 2005-03-10 | 2011-11-29 | Yamaha Corporation | Controller of graphic equalizer |
| US8242836B2 (en) | 2008-08-08 | 2012-08-14 | Kyushu Institute Of Technology | Acoustic characteristic control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3285432B2 (ja) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850007551A (ko) | 보 청 기 | |
| JPH05265477A (ja) | 音場補正装置 | |
| JP3285432B2 (ja) | グラフィック・イコライザ装置 | |
| EP0215951A1 (en) | Graphic balancer | |
| US20170201828A1 (en) | Digital signal processor for audio, in-vehicle audio system and electronic apparatus including the same | |
| JP2002223137A (ja) | 音質調整装置 | |
| JP2001245399A (ja) | 重低音補正システム及びこれを用いた音響装置 | |
| JP2990904B2 (ja) | ハイビジョン音声切り替え装置 | |
| JPH0454076A (ja) | テレビ受信機 | |
| JPH02233008A (ja) | 音質補正装置 | |
| JP2000115880A (ja) | ３ｄウーハ駆動回路 | |
| JPH03163973A (ja) | テレビジョン受信機 | |
| KR20040037391A (ko) | 입체 음향 시스템 | |
| KR910009003Y1 (ko) | 다수의 av기기 입출력 제어회로 | |
| JP3422833B2 (ja) | 状態表示装置 | |
| JP2000031768A (ja) | グラフィックイコライザ回路およびオーディオ装置 | |
| JPS62110310A (ja) | 音質制御回路 | |
| JPH0374912A (ja) | グラフィックイコライザ | |
| JPH09199996A (ja) | 同調フィルタ | |
| JPH10304277A (ja) | テレビジョン受像機 | |
| JPH0833094A (ja) | マルチウエイスピーカシステム | |
| JP2002152012A (ja) | 電子ボリウム | |
| JPS5847310A (ja) | ト−ンコントロ−ル回路 | |
| JPH01243696A (ja) | 有線放送電話装置 | |
| JPH0483500A (ja) | スピーカー装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |