JPS58170291A - クロマ信号利得制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明に関連する技術分野〕 この発明はデジタルテレビ受像機＼特にそのクロマ信号
レベルを自動的に制御する方式に関する。

〔従来技術〕

ベースバンド映像信号がアナログ形式で処理される代表
的テレビ受像機では、輝度信号からクロマ信号が分離さ
れてクロマ帯域濾波器またはクロマピー力に印加される
。クロマピー力はクロマ信号を通い高周波数クロマ信号
成分を減衰させる傾向のあるテレビジョン中間周波数（
工Ｆ）信号応答特性から来る増幅変化について信号を修
正する応答特性を示す。この濾波されたクロマ信号は色
消去自動クロマ制御回路とループ結合された第１のクロ
マ増幅器に印加される。自動クロマ制御回路はクロマバ
ースト信号の増幅を感知してそのバーヌト振幅が低過ぎ
るときそのクロマ信号を消去するかその振幅を公称レベ
ルまで増幅する。このクロマ信号は次に利用者の色制御
装置の設定に応する第２の増幅器に印加される。

例えばアール・シー・ニー社（ＲＣＡ　Ｃｏｒｐ、）の
カラートラック（Ｃｏｌ○ｒｔｒａｋ）系列の受像機で
は１利用者の色制御装置が飽和度制御とＰ工Ｘ制御の２
つの制御手段を含み１Ｐ工Ｘ制御は輝度コントラスト制
御の設定を追跡する。クロマ信号はさらにこれらの制御
手段の設定に従って増幅または減幅され１色復調に癲す
るクロマ信号を生成する。

このクロマ信号はまた過負荷検知器に印加される。

この検知器はり・−信号のピニクを感知してその信号レ
ベルが大き過ぎるときクロマチャンネル利得を減する。

ベーヌバンド映像信号がデジタル的に処理されるテレビ
受像機では１すべでデジタル回路を用いて上記アナログ
テレビ受像機の機能を行うことが望ましい。この機能の
デジタル的実行の直接法は所要のクロマ制御利得を決定
し＼デジタル乗算器でクロマ信号にこの利得率を乗する
。このときクロマ信号は第２の乗算器で利用者の色制御
装置から引出された第２の利得因子を乗ぜられＸ必要に
ふじて第３のデジタル乗算器でデジタル過負荷検知器か
ら生成された第３の利得率によって減衰させることがで
きる。

デジタルテレビ受像機に乗算器を広く使用することは、
その複雑さと処理速度の遅いことから望ましくない。従
って簡単で高速度でクロマ利得を求めることが望ましい
上、クロマチャンネルに過大雑音成分を導入することな
く信号解像度を許容レベルに保つように他のデジタル濾
波復調処理に関連してクロマ４ｊ、４制御を行うことが
望ましい。

〔発明の開示〕

この発明の特徴によれば、デジタルテレビ受像機のクロ
マ信号の利得が、利用者の色制御と自動クロマ制御とク
ロマ過負荷により与えられる利得制御因子の累積である
複合利得率の値に従って制御される。この複合利得率に
従う利得制御はクロマ信号利得を６ｄＢ刻みに増減する
粗利得ブロックと１６ｄＢ以下の範囲に亘り微細に制御
された増分で微利得制御を行う微調利得ブロックにより
実施される。推奨実施例ではデジタルクロマ利得系がク
ロマ過負荷、利用者の制御設定およびクロマバースト振
幅を表わす信号を受けるマイクロプロセッサの制御の下
に動作する。このマイクロプロセッサは複合クロマ信号
利得を算出し１その利得を粗利得制御ブロックと微調利
得制御ブロックとの間に分配する。この発明のこの推奨
実施例では１粗利得ブロツクが６ｄＥ刻みで１ａｄＢの
範囲に亘りクロマ信号利得を制御する制御式シフトレジ
スタを含み、微調利得ブロックが加算器とマイクロプロ
セッサで計算されたデータ表を含み１クロマ信号ニＪ：
　リ７ドレヌ指定されるランダムアクセヌ記憶装置（Ｒ
ＡＭ）を含んでいる。

この発明のこの推奨実施例の特徴によれば、粗利得制御
を行うシフトレジスタ（以後シフタと呼ぶ）が、クロマ
信号に過剰の雑音を導入することなくクロマ復調および
濾波に対する許容信号レベルを与える色復調器の入出力
間に分配される。

〔発明の実施例〕

第１図はデジタルテレビ受像機の映像信号処理部を示す
。映像入力信号はアナログデジタル変換器（以後ＡＤ変
換器と呼ぶ〕１０の入力に印加され・ここで映像信号が
サンプリングされてデジタル信号サンプルに変換される
。このデジタル信号サンプルはデジタル櫛型濾波器１２
に印加さね、ここで輝度信号成分Ｙとクロマ信号成分Ｃ
に分離される。

Ｙ信号サンプルは輝度信号処理器１４に印加され１コン
トラスト制御器１５から供給されるコントラスト信号に
従って処理される。処理されたＹ信号は次にマトリック
ス回路１６に印加される。

分離されたＣ信号はこの発明の原理に従って構成された
クロマ利得制御装置に印加される。Ｃ信号はバーストサ
ンプＪ）２４と１２　ｄＢ粗利得シフタ２０の入力に印
加される。粗利得シフタ２ｏはシフタ制飢線路８３の信
号で制御される可制御並列シフトレジヌタを含んでいる
。シック２０として用いるには１高速性能と集積回路製
造への適合性により、１９８０年アジｙ＞−ｔｙｘｙ、
ｖ−社（Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ　）発行のミー
ド（Ｍｅａｄ　）および：！　＞　ｆ）　ｚ　イ（ｃｏ
ｎｗａｙ　）の著書「ＶＬＳＩ方式入門（工ｎｔｒｏｄ
ｕｃｔｉｏｎ　ｔ。

Ｖ　Ｌ　Ｓ　Ｉ　ｓｙｓｔｅｍ）　Ｊに記載されたよう
な樽型シックが適している。可制御シフタはまた制御線
路８３の信号に依存するデジタルクロマ信号の異なるピ
ント群を選択するマルチプレクサで構成することもでき
る。処理速度、を上げるにはクロック制御された装置の
代りに樽型シックまたはマルチプレクサのような組合せ
論理回路を用いた可制御シフトレジスタの設置が望まし
い。

粗利ｉシフタ２０はクロマデータワードを左へ（例えば
より上位のビット位置へ）１ピット位置か２ビツト位置
シフトするかしないようにプロゲラｊ　　ミングするこ
とができる。パーメトサンプラ２４の動作は後述する。

粗利得シック２０の出力に生ずるクロマワードは例えば
Ｆ工Ｒ濾波器より成るクロマ帯域濾波器またはピー力２
２の入力に印加される。

クロマ帯域濾波器２２の出力のクロマ信号は微利得ブロ
ック３０に印加される。このクロマ信号はランダムアク
セス記憶装置（以後ＲＡＭと呼ぶ）３２のアドレス入力
と加算器３６の一方の入力に印加される。ＲＡＭ３２の
出力は加算器３６の他方の入力に印加される。加算器３
６の出力のクロマ信号は工信号処理器４２とＱ信号処理
器４４を含む色信号復調器４０に印加される。この■１
Ｑの信号処理器は１９８１年８月３１日付米国特許願第
２９７５５６号明細書記載のように構成することができ
る。処理器４２．４４で処理された工、Ｑ信号は制御線
路８３の信号により制御される＋６ｄＥシフタ５２％　
５４を含む他の粗利得シフタ５０の入力に印加される。

十ａｄＢシフタ５２．５４の出力の工、Ｑ信号はマトリ
ックス回路１６の入力に印加され−・ここでＹ＼工、Ｑ
の各信号が組合されて赤、緑、青の色信号を生成する。

＋６ｄＥＩシフタ５２の出力の工信号はクロマ過負荷検
知器６０のクロマ過負荷基準比較器μ２の入力にも印加
される。比較器６２は工信号レベルはデータ線路８６か
ら供給される基準値と比較し１■信号が基準値を超える
とパルスが１つ計数器６４に印加される。計数器６４は
このパルスを所定時間中計数する。

計数器６４の出力はデータ母線８２を介してマイクロプ
ロセッサ８ｏの入力に印加される。バーヌトサンプラ２
４１Ｐ工Ｘランチ７４および飽和度ランチ７８の出力も
データ母線８２に供給される。利用者用ＰＩＸ制御器７
２から発生されたＰＩＸ制御ワードはＰＩＸランチ７４
の入力に印加され１利用者用飽和度制御器７６から発生
された飽和度制御ワードは飽和度ラッチ７８の入力に印
加される。マイクロプロセッサ８０は制御線路８１の制
御ワードによりパーメトサンプラ２４、ＰＩＸラッチ７
４および飽和度ラッチ７８を制御する。微利得制御線路
８４のマイクロプロセッサ制御ワードは微利得ブロック
３０のＲＡＭ３２の書込みを制御すると共に、そ゛のＲ
ＡＭ３２用のデータの記憶に用いる緩衝器３４を制御す
る。マイクロプロセッサはまたＣＯＤ制御線路８５の信
号を介してクロマ過負荷検知器６０を制御すると共に１
制御線路８３により粗利得シフタを制御する。

１２ｄＢ粗利得シフタ２０はクロマ信号ワードを左へ零
ピント、１ビツトまたはａビット位置だけシフトさせる
ことにより１それぞれ１蔦２または４の利得を与えるこ
とができ鳥同様に＋６ｄＥシフタ５゜は復調されたクロ
マ信号を左に零または１ビツト位置シフトさせることに
より、１または２の利得を与えることができる。これら
２つのシフタを組合せて例えばシフタ２０か５０の何れ
かの場所に１つの１８αＢシツクとすることもできるが
、シックを組合せてシフタ２０％　５０の代りに使用す
ると、復調器４０の出力の全利得８を履行することにな
り、その復調器内のクロマ信号のレベルが不充分で、濾
波復調されたクロマ信号に所要の解像度をもたらすこと
ができないことがある。一方クロマチャンネルの入力で
全利得８（左方３シフト）を履行するようにシックを組
合せると、ワードが左ヘシフトされるため人力クロマ信
号は零で満たされた３つの最下位ピント位置を持つこと
になる。この３つの零ビットは実際のクロマワード値と
無関係のため、信号中に低レベル雑音を形成する。従っ
てりロマチャンネルでは極めて雑音の多い信号が濾波復
調される。第１図の実施例では１クロマチヤンネルの入
力で最大重へ２シフト１出力で最大重シフトを行うこと
によりこのような信号シフトの矛盾効果に妥協している
。１２（ＩＢシフタ２ｏは濾波復調に充分な信号レベル
を与えるが、信号に最大２つの雑音の最下位ビン）（Ｌ
ＳＢ）Ｌか導入しない。

次にクロマ信号はクロマ帯域濾波器２２と復調器４゜に
より濾波復調され、然る後信号ワードに＋６ｄＢシフタ
５０により最後の左１シフトを加えることができる。

第１図の装置のクロマ利得制御の範囲は第２図に示され
ている。クロマ信号のカラーパーヌト信号成分の公称ピ
ークピーク振幅は４ｏ工ＲＥ単位で１この振幅のバース
ト信号はクロマ利得方式の自動クロマ制御（ＡＣＣ）部
で増幅されず１利用者用制御器とクロマ過負荷検知器６
ｏの効果を無視する１　　　と、この系の利得はＯｄＢ
となる。このＡＣＣ系は第２図のＡＣＣ制御範囲で示す
ように信号振幅がＩｓ　ｄＢ低下すると、バーストに対
する４ｏ工ＲＥ単位の公称レベルまでクロマ信号を増幅
する働らきをする。ＡＣＣ制御範囲の線の破線部分で示
すように１信号レベルがさらに６ｄＢ低下すると、ＡＣ
Ｃ利得によってクロマ信号は１８ｄＢだけ増幅されるが
１その信号レベルはバースト基準レベルに達しない。

バースト信号レベルが公称レベルから２ａｄＢ以上低下
すると、ＡＣＣ系は色消去信号を発生する。ＡＣＣ利得
制御系はまた過度に強いクロマ信号を６ｄＢまで減衰さ
せることができる。

飽和度制御器は第２図に飽和度制御範囲の線で示すよう
に６ｄＢの範囲を有する。飽和度制御信号はクロマ信号
振幅を増大し、飽和度を６ｄＢまで上昇する。ことがで
きる。その上ＰＩＸ制御器は第２図にＰＩＸ制御範囲の
線で示すようにクロマ信号を１８ｄＢまで減衰させるこ
とができる。Ｐ工Ｘ制御器と飽和度制御器は必要に応じ
てクロマ利得調節範囲＋６ｄＢから−１ａｄＢまでの１
つの制御器に構成することもできる０しかし第１図およ
び第２図にはこれらの制御器を各別の制御器として示し
・前述の７−ル・シー・ニー社のカラートランク方式に
用いられたのと同様の利用者用利得制御器を与えている
。

その上クロマ過負荷検知器６ｏからクロマ過負荷利得率
が引出され、基準レベルを超えない信号に対してクロマ
過負荷利得すなわちＣＯＤ利得の公称値は１（ＯｄＢ）
と′なる０クロマ過負荷が増すと九第２図のＣＯＤ利得
線が示すようにＣＯＤ利得値が低下して信号を減衰させ
る。

バー７トザンプラ２４はカラーパー、ｉ）信！成分のレ
ベルを感知する働゛らきをする。＃１３図には公称バー
スト信号１１０の数サイクルが示されている。

この公称バースト信号は４ｏ■ＲＥ単位のピークピーク
振幅を持つ。デジタル櫛型濾波器１２は２の補数表記の
デジタルサンプルから成るクロマｆｉ号Ｃを生成する。

２の補数表記ではこれらのクロマ信号のデジタルサンプ
ルはＸ８ビツト′Ｉｌｋ系でｏｏｏ。

０ＯＯＯＯ値すなわち１０進値の０を持つデジタル散光
の中心の周りに変化する０ ８ピント数系のダイナミックレンジは第３図にＰｔ冨Ｓ
ひ馳７゛身も嘩ＩＭＥＥ、ｉｔ品１へ、□０、Ｉｌｌ　
（＋　１２７　）まで拡がっている。バーストサンプラ
２４はサンプリング点Ａ、Ｂ、Ｃで示すようニ／＜−ヌ
ト信号を信号のピークでサンプリングすル０ハーヌト信
号がその公称レベル（Ｄ４０ＸＲＥ単位にあるときは１
パーヌトピークが規準化Ｍ４２−すなわち約００１０１
０１１　（＋４３）のデジタル値に相等する＋２ｏ工Ｒ
Ｅ単位のレベルにある。バーストサンプラは各縁当り８
〜１１パーヌトサイクルの数サイクルのピークをサンプ
リングするように制御することができ−る。４ｏよりＥ
単位のバースト信号に対するこれらのサンプルの３つの
和は約６ｏ工ＥＥ単位に相当する１０００００００　（
＋１２８）となる筈である０これは第１図の実施例では
規準化値１である。従って例えばバーストサンプラ２４
は１２８本の映像線のそれぞれの間にパーヌト信号ピー
ク３つをサンプリングするようにＩ！ＩＪ御すればよい
。次にこれらのサンプル値全合計してこれを１２８で割
ることができる■この計算の結果は公称バースト信号レ
ベルに対して規準化ｉｌである。

次にＡＣＣ回路が働らいてこの系の利得を調節してこの
規準化値からの変化を修正する。

第１図のバーストサンプル２４は第４図に示すように構
成される。テレビ受像機の偏向系（図示せず）により通
常のようにして生成された垂直駆動パルスは縞計数器２
２４をリセットし）フィールド累算器２２０をクリアす
る。縞計数器がリセットされると、その１２８出力線に
低レベル信号が生じ、インバータ２２６が高レベル信号
を生成する。この信号に応じてアンドゲート１９０が開
き１偏向系で生成した次の水平同期パルスを通す。この
水平同期パルスの後縁によ−って遅延回路２００のフリ
ップフロツプ２０２がセットされると共に為線素算器２
１４カクリアされる。フリツプフロップ２０２　カセツ
トされると、計数器２０’４が付勢されて３．５８ＭＨ
２のクロック信号のサイクルを計数し始める。この計数
器２０４が所定計数に達すると１計数器号論理回路２０
６がパルスを発生し１これによって７リツプフロツフ２
０２　カリセットされ１フリツプフロツプ２１０がセッ
トされる。遅延回路２００の目的は１映像信号のバース
ト信号期間が線素算器２１４０入力に現れるまでフリッ
プフロツプ２１０のセントを水平同期パルスに対して遅
らせることである。

フリップフロップ２１０がセットされると、これがアン
ドゲート２１２を開き、バーストサンプリング信号のパ
ルスを線素算器２１４の負荷人力りに印加する。バース
トサンプリング信号はカフ−パルスト信号の９０°軸（
Ｒ−Ｙ軸）に位相がそろったパルス列から成る。計数器
２０４に対する３５８ＭＨｚ信号と位相のそろったバー
ストサンプリング信号は１９８１年８月３１日付米国特
許願第２９７５５６号の第２図に示されるようなテレビ
受像機で生成されることがある。線素算器は例えば加算
器と記憶レジスタを含む。バーストサンプリングに応じ
て１バ一スト信号の電流値は前のサンプル値と合計され
＼この新しい和が記憶レジスタに記憶される０各バ一ヌ
トサンプリング信号パルスの後縁によって新しいバース
ト信号値が前に記憶された値に加算され、バーストサン
プリング信号パルスの後縁により計数器２１６が進めら
れる。

線素算器は第３図にＡＳＢ、Ｃで示す３つのバースト信
号のピークを合計する。第３のバーストサンプリング信
号パルスの後縁は計数器２１６を計数３に進め１これに
よってアントゲルト２１８がその出力にパルスを生ずる
。このパルスはフリップ７０ツブ２１０をリセットし１
これによってアンドゲート２１２を閉じる。そのパルス
はまた計数器２０４をリセットし１計数器２１６をリセ
ットし１線累算器２１４の内容をこの線素算器と同様に
構成されたフィールド累算器２２０に送り込む。

バーストサンプルはこのようにして映像信号の各線のバ
ースト信号のサンプリングを続ける。縞計数器の線の計
数が１２８本に達すると、サンプリングされた値がフィ
ールド累算器２２０に記憶される。サンプリングされる
第１２８出力の線からサンプリングされた値がフィール
ド累算器に送り込まれると、アンドゲート２１８の生成
するパルスにより総計数器が計数１２８に進められ為こ
れによってインバータ２２６の出力が低レベルになる。

この低レベル信号のためアントゲ−１２２２が閉じ翫こ
のため縞計数器が計数値１２８を維持する。低レベル信
号はまたアンドゲート１９０を閉じてそれ以上の同期パ
ルスを通さなくする。縞計数器２２４の第１２８出力の
高レベル信号はまたマイクロプロセッサにフィールド累
算器が１２８本の線からのサンプルを保持していること
を報知する０するとマイクロプロセッサはフィールド累
算器２２０に記憶された値を読取り、これを１２８で割
ってバースト信号のレベルを表わす値を導く。次の垂直
駆動信号は縞計数器をリセットし１フイールド累算器を
りＩＪアしてλ次の映像フィールドのバースト信号のサ
ンプリングの準備をする。

マイクロプロセッサ８ｏは第１図の回路のクロマ信号利
得を次の様に制御する。マイクロプロセッサ８０はまず
Ｐ工Ｘラッチ７４に記憶されたＰＩＸ制御器の設定値と
飽和度ラッチ７８に記憶された飽和度制御器の設定値を
サンプリングし・この２つの値の積を計算してＰＩＸＳ
ＡＴと呼ぶ利得値を得る。

第１図の実施例ではＰ工Ｘと飽和度の値が、最高位ビッ
トの値が２’％次の高位ビットの値が２°で残りの各ビ
ットが２の降軍の値（２−１・２−２・２−８等）を持
つ表記法により表される。例えば第２図に括弧で示すよ
うに飽和度の値は１の利得（１，０００００００２）か
ら２の利得（１０，０００００００□）まで変化し得る
。

同様にＰ工Ｘの値も／８（０，００１Ｏ０００□）の利
得から１まで変り得る。しかし後で計算される複合利得
率がある限度内に入るようにＰＩＸＳＡＴが１を超えな
いようにすることが望ましい。従ってＰＩＸＳＡＴが１
より大きければ１その値を二分し）この二分を＋６ｄＢ
シツク５０で２の利得（左へ１シフト）を生成するこ、
とにより補償する。従ってＰＩＸＳＡＴの最後の値はｌ
を超えない。

ＰＩＸＳＡＴ値にはクロマ過負荷検知器６０により供給
される信号に応じて引出されるＣＯＤ利得と呼ぶクロマ
過負荷を表わす利得率が乗ぜられる。

このＰＩＸＳＡＴとＣＯＤ利得の積をＰＲＥＥＧＡ工Ｎ
と呼ぶ。第２図に示すよ、うにＣＯＤ利得の最（大値は
１であり、ＰＩｘＳＡＴは予め最大許容値の１に限定さ
れているから、ＰＲＥＧＡＩＮの値は１を超えない。

第３図について前述したように１マイクロプロ士ツサ８
０はここでバースト平均ｆｌＢＡを得る。このＢＡ（７
）公称値は１　（１，０００００００２）　テある。Ｂ
Ａが１より大きければ、クロマ信号が最大６ｄＢ　（利
得／２）まで減幅され、ＢＡが１より小さければ１クロ
マ信号が最大１８　ｄＢ　（利得８）まで増幅される。

ＢＡは１の規準化値に関して表されるため、ＥＡの値は
後述のようにこれを反転することにより利得率に直接変
換することもできる。すなわち・バーストが６ｄＢだけ
減幅されると、ＢＡの値が４（０・１０ｏ００００２）
になる。すると２の利得がクロマ信号をその所要レベル
に引上げる。またバーストが１ｓｄＢだけ減幅されると
ＸＢＡの値が臀（ｏ、ｏｏｌｏ。

０Ｏ２）となり、８の利得を必要とする。

ＡＣＣ利得率は１２ｄＢ粗利得シフタ２ｏにより実行さ
れる粗利得・項と微利得ブロック３０により実行される
微利得項の積である。例えばＢＡ値を０．００１１００
０すなわち３７’＋６とすると１これは第２図の点１０
０で示すような所要レベルより′約１４．５ｄＢ低いク
ロマ信号に対応する。このときＢＡを／’（０，１００
００００□）より大きくなるまで左にシフトすることに
よりＡＣＣ利得が計算される。ＢＡの各左シフトが利得
のｅｔｌＢ増加に対応する。Ｂ４を１同左（こシフトす
るために、粗利得シフタ２０がクロマ信号を１ビット位
置だけ左にシフトさせる。従って０．００１１０００□
のＢＡ値が２ビット位置左にシフトされると１新しいＢ
Ａ値は０．１１０００００□　になり、粗利得シックが
１２ｄＢの利得に対してクロマ信号を左に２回シフトす
るようにセットされる。このとき新しい規準化ＢＡ値は
イになり、イ（０，１００００００２）より大きい。新
しいＢＡ値がさらに贅の才だけ増大するとＢＡ値が所要
の公称値１になることが判る。これは臀のＢＡ値を反転
して贅の徽ＡＣＣ利得項を生成することにより行われる
。合計１４．５ｄＢのＡＣＣ利得に対してそのｇ、５ｄ
Ｂに対応する８のこの利得はここで微利得ブロック３０
で実行され・１ｚｃ３．Ｂは粗利得シフタ２０で実行さ
れる０これによってクロマ信号がその所要レベルまで増
幅される。

ＢＡは号より大きくなるまで左にシフトされるため、Ｂ
Ａの逆数の微ＡＣＣ利得項が約２より大きくならないこ
とが判る。＠ＡＣＣ利得項は・予め最大値を１に制限さ
れたＰＲＥＧＡＩＮ値を乗ぜられ、従って２を超え得な
い最終利得積項ＧＰを生成する。従って約２（６ｄＢ）
までの利得は微利得ブロック３０で実行される。

利得積項ＧＰはＲＡＭ３２に書込まれるデータワードの
表の計算に用いられる。このデータワードはクロマ信号
によりアドレス指定された後、加算器３６によりクロマ
信号に加えられる。データワードは対応するクロマ信号
のアトレア値の正またはれる。このようにして微利得ブ
ロック３０はクロマ信号プラスまたはマイナヌそのクロ
マ信号の一部に等しい信号を生成する。従って微利得ブ
ロックはクロマ利得値を２倍して利得２（６ｄＢ）を与
えることができる〇 微利得ブロック３０は最大２の利得を持つことができる
ため、加算器３６の生成する信号は印加されたクロマ・
信号より１ビット多くなければならない。

これは加算器３６に対する桁上げビットを持つ通常の加
算器を用いて行うことができる。数学的に表わすと・Ｎ
ビットクロマ信号は２Ｎ個のＮビットワードを記憶し得
るＲＡＭを使用する必要があり、加算器はＮ＋１ビツト
ワードを生成することができる。例えば６ビツトクロマ
信号は６４個の６ピツトワードを記憶し得るＲＡＭを要
し、加算器は７ビツトの出力ワードを生成する。

以上から第１図の実施例の最大クロマ信号利得はシフタ
２０による１２ｄＢプラスシフタ５０による６ｄＢプラ
ス微利得ブロツク３０による６ｄＢまでの合計２４（ｉ
Ｂであることが判る。また第２図からこの最大利得が１
バ一ヌト振幅が１８ｄＢだけ低下し、ＰＩｘ制御器が利
得１（ｏｄＢ）にセットされ、飽和度制御器が６ｄＢ利
得−ぽいにセットされ１クロマ過負荷がない（ＣＯＤ利
得＝１）ときに得られることが判る０　　　　　　　　
　　　　λ １　　　第１図の実施例の上述の動作は第５図ないし第
１０図の工程図に従ってマイクロプロセッサ８０をフロ
グラミングすることにより実行し得る。第５図はマイク
ロプロセッサのプログラムの最初のシーケンスの工程図
で、ＰＲＥＧＡＩＮ項が発生され、＋６ｄＢシフタ５２
．５４の利得が決まるものである。

段階１ａでは、マイクロプロセッサがＰＩＸフッチア４
からの値をＰＩＸＧＡＩＮと呼ばれる位置に記憶する。

こ（７）ＰＩＸＧＡＩＮ値範囲は１−ＩＬｓＢ（，１１
１１１１１１□）から！／　（，００１０００００２）
までで、１−　ＩＬ　Ｓ　Ｂという表記は最低位ビット
の値１より１　（１，ｏｏＯＱＯＯＯｏ□）少ない規準
化値を表わす。

１．００００００００という値は９ビツトワードである
が、ワード長は８ビツトに制限することが望ましいため
、そのすぐ下の２進ビツトで長さ８ビツトのここでは１
−ＩＬ’ＳＢで表される値、　１１１１１１１１゜に減
じられる。工程図では同様の表記法を用いて所要ワード
長以内に値を保つようにしている。

段階１ｂでは、ＰＩＸＧＡＩＮが最小値イより小さいか
どうか検定され、もし小″さければイにされる。このと
き飽和度ヅツチ７８の値が位置５ＡＴＧＡ工Ｎに記憶さ
れる。５ＴＡＧＡＩＮは１から２−２　Ｌ　Ｓ　Ｂ　（
１，１１１１１１０１゜）までの範囲を有するため、こ
の範囲は段階１ｅで２で割って最大範囲値を１未満にす
る。このようにして二分された範囲は臀から１−ＬＳＢ
までで、この分割は後に位置ＰＲＥＧＡ工Ｎの値を計算
するときに考慮される。

次に５ＡＴＧＡＩＮがその７値が最小値才より小さいか
どうかを検定して、もし小さければ５ＡＴＧＡ工Ｎを／
にｆる。位置ＰＩＸＳＡＴ（７）ｉＨ１Ｐ工ＸＧＡＩＮ
を５ＡＴＧＡＩＮ倍ニスルことにより計算される。

段階１ｊでは、計数器６４からＣＯＤ遷位の計数が得ら
れる。この計数はその前の期間中にクロマ信号が比較器
６２に記憶されている基準レベルを超した回数を表わす
。この数はＣＯＤ遷位計数を行った期間に対応するよう
に設定された内部閾値と比較され）閾値より大きければ
５ＯＯＤＧＡＩＮの称する位置に記憶された値が減額さ
れ１閾値以下であれば、ＣｏＤＧＡＩＮ位置の値が最大
値１−Ｉ　ＴＪ　Ｓ　Ｂでない限り増額される。従って
系のクロマ過負荷に対する応答であるＣ０ＤＧＡＩＨの
値は常に１より小さい。

段階ｌｎテは、位置Ｐ工Ｘ５ＡＴの値に位１ｉｉｃ。

ＤＧＡＩＮの値を乗じて位置ＰＲＥＧＡ工Ｎに記憶され
る値を求め・次にこれを客と比較する。ＰＲＥＧＡＩＮ
が臀に等しいかこれより大きければ１位置旧ＦＬＡＧの
内容が位置ＦＬＡＧの内容を受けてそのＦＬＡＧが値１
を受ける。Ｆ　ＬＡ　Ｇが１のときは＋６ｄＢの利得が
得られるが、＋６ｄＢ利得シフタが信号工１Ｑを１ビツ
ト位置左にシフトする。ＦＬＡＧが０のときはＰＲＥｌ
ｉＧＡＩＮがイ未満のときの状態であるがｓ＋６ｄＢシ
フタが信号工・Ｑをシフトしない。このＰＲＥＧＡＩＮ
がン未満の場合はＰＲＥＧＡＩＮを２倍して最終ＰＲＥ
（３ＡＴＮ値を生成する０段階１ｒでＰＲＥＧＡＩＮを
２倍するか段階１ｑで＋６ｄＢシフタのＦＬＡＧを設定
することにより１段階１ｅにおける５ＡＴＧＡ工Ｎの分
割が補償される。最終ＰＲＥＧＡ工Ｎ値は常に１より小
さい。ここでプログラムは第１シーヶンスヲ終って第６
図のＡＣＣ利得シーケンヌ２に入る。

第６図の第２シーケンヌは開ループバーストサンプリン
グ回路用で１バーストをそのレベルをクロマ利得制御系
で改変されてしまうまでにサンプリングするものである
。段階２ａでは＼バーストサンプルから得られたバース
ト平均値が位置ＢＡに記憶される。ＢＡは前述のように
公称値ｌを有する。ＢＡはまず前に得られて位置ＢＡＰ
ＡＳＴに記憶されたその値（下達）から３ＬＳＢの値（
，００００００１１゜）を差引いた値より小さいかどう
か検定される。ＢＡがこの値より小さくなければ、　Ｂ
ＡはＢＡＰＡＳＴの値プラス３ＬＳＢの値より大きいか
どうか検定される。もし大きくなければ、バースト平均
は最後のサンプリング期間から顕著に変化しておらず、
ＡＣＣ利得を再計算する必要はない。そのときのＡＣＣ
利得値はそのままとしてプログラムは第２シーケンヌを
終り１第３シーケンスに入る。ＢＡが３ＬＳＨの値より
大きく変っておれば１プログラムは段階２ｄに進み１位
置ＢＡ、　　　　ＰＡＳＴに位置ＢＡの値が受入れられ
、位置ＣＧの粗利得表示器がこの値Ｏを受ける。

次の段階２ｅでは、Ｂ、Ａが最大値の２−２ＬＳＢを超
えているかどうかを検定して１超えておればＢＡを２−
２ＬＳＢとする。ＢＡをこの値にするとＡＣＣＧＡ工Ｎ
ｇ１がクロマ信号に最大減幅を与える臀になる。ＢＡが
最大値より低ければ１段階２ｇでそれが１４に等しいか
それより小さいかが検定される。どちらでもなければプ
ログラムは段階２Ｓ　　　　＼まで進むが５ＢＡｔ１１
′／２に等しいかそれより小さければ、ＢＡを２倍し、
ＣＧの値を１だけ増して、これによって粗利得シックが
６ｄＢの利得を与えてＢＡの倍増を偏移させる。この新
しいＢＡ値を再びンと比較し、乞またはそれ以下でなけ
ればシーケンヌは段階２Ｓまで進む。ＢＡがなお４また
はそれ以下であれば１再びＢＡを２倍し、ＣＧの値を１
だけ増し、これによって粗利得シックが１２ｄＢの利得
を与える。この新しいＢＡ値を段階２ｔで再び臀と比較
する。ＥＡが臀により大きければシーケンスが段階２Ｓ
まで進むが１／２かそれ以下であればそれか名より小さ
いかどうかを検定する。１乙より小さければクロマ信号
はその公称レベルより少なくともｚａｄＢ低くなるため
１色消去回路が付勢されてシーケンスは主プログラムＭ
に向う。しかし呂より小さくなければ、ＢＡを最大ＡＣ
Ｃ利得の約段階２ＳにおいてＢＡを反転することにより
位置ＡＧＣＧＡ工Ｎの値を発生する。以後１０グラムは
第３シーケンスに向う。

第７図の第３シーケンスでは１前に計算したＰＲＥＧＡ
工ＮおよびＡＣＣＧＡＩＨの値を用いてＲＡＭ３２用の
表を発生する。

段階３ａでは１利得積、ＧＰを保持する位置をＰＲｌＯ
ＡＩＮとＡＣＣＧＡＩＨの積として算出する。

ＧＰは０から２−ＩＬｓＢまたは２未満の範囲にある。

段階３ｂではＸＧＰが位置Ｇ　Ｐ’ＯＬ　Ｄに記憶され
ている前のＧＰ値マイナス３　ＬＳＢ値より小さいかど
うか検定し＼もしそうでなければ段階３ｃでＧＰがＧＰ
ＯＬＤプラス５ＬＳＢより大きいかどうかを検定する。

もし大きくなければこの前のＲＡＭの表形成時からのＧ
Ｐの変化は顕著でないから新しい表を計算する必要がな
く、位置ＲＡＭＤＫが値１を受は入れてこの事実を表わ
し１シーケンスは主プログラムシーケンスＭに進む０し
かし鵠の値が変ってしまうと１位置ＧＰＯＬＤがＯＰの
値を受けてシーケンスは段階３ｅに進む。

段階３ｅでは、ＧＰが１またはそれ以上かどうかを検定
し１そうであれば段階３ｆでＧＰの値を減額する。（も
とのＧＰｉｉｉの）整数部は微利得ブロック３０で加算
器３６の一方の入力にクロマ信号を直接結合することに
より生成され、小数部は、ＲＡＭ３２の出力信号により
供給される。次にシーケンスは段階３ｈに進む。

ＧＰが１より小さければ、位置ＧＰは負の分数（１−Ｇ
Ｇ）の値を受けてＮＥＧ’ＦＬＡＧがセットされる。徽
利得ブロック３ｏではＲＡＭ３２が負の小数値を生成し
、この値は加算器３６で直接供給されるクロマ信号と加
算されると正の小数の利得率で改変されたクロマ信号を
生成する。このときシーケンスは段階３ｈに進む。

次のこの段階では２５６／ｒ１　ビットＲＡＭのＲＡＭ
表が発生される０段階３ｈでは１位置ＦＲＡＣＴＩ○Ｎ
および工ＮＴＥＧＩＩ！Ｒが値０を受け、正のアドレヌ
計数器の位置ＰＡＣがその値Ｏを受け１負の、アドレス
計数器の位置ＮＡＣが値２５６を受け１ループ計数器の
位ｌ　ＬＣが値１２８を受ける。次の段階ではＰＡＣと
ＮＡＣをそれぞれ１ずつ増額および減額する。段階３に
では、ＦＲＡＣＴＩＯＮを値ＧＰたけ増額する。次に段
階３１でこの項ＦＲＡＣＴＩＯＮが１またはそれ以上か
どうかを検定し１そうでなければ段階３ｑで値工Ｎ　Ｔ
　Ｅ　Ｇ　Ｅ　、Ｒを緩衝器３４のＰＡＣアドレヌに書
込み１その２の補数工ＮＴ　Ｅ＠ＥＲ＋１をそのＮＡＣ
アドレスに書込む。（ここでＸは２進値Ｘの各ピッ）を
反転したもので、例えばＸ　＝　０１１のときはＸ　＝
　１００である。負の２進値は２の補数で表される。）
ＦＲＡＣＴＩＯＮが１またはそれ以上であれば、工ＮＴ
ＥＧＥＥＲをＮＥＥＧＦＲＡＧがセットされないとき１
だけ増額し、ＮＥＧＦＲＡＧがセットされたときｌだけ
減額する。（段階３ｍｓ　３ｒ］、３ｐ）次に一階３ｑ
で新しいＩＮＴＥＧＥＲの値を緩衝器３４のＰＡＣアド
レス位置に書込み、工ＮＴＥＩ：ＧＥＲ＋１をそのＮＡ
Ｃアドレス位置に書込む。このときＦ’ＲＡＣＴＩＯＮ
の最上位ビット（ＭＢＳ）はそのＦＲＡＣＴＩＯＮが１
かそれ以上であることを表わすビットであるからこれを
０にセットする。ループ計数器ＬＣを１だけ減額し、そ
れがＯかどうかを検定して表全体の書込みが終ったこと
を表示する。（段階３ｒ　）　Ｔ、Ｃが０でなければシ
ーケンスは段階３ｊに戻り（段階３８）ＳＯであれば緩
衝器のアドレス位置０にＯの値を書込み、ＮＥＧＦＬＡ
Ｇをクリアレ（段階３ｔ）、プログラムは主プログラム
Ｍに進む。

上述のシーケンスでは２の補数系の中央の値Ｏから増大
および減少の順に緩衝器３４に書込まれる。

例えばＧＰが０．６７　であればそのプログラムを通じ
て第１のループ中Ｆ　ＲＡ、ＣＴ工ＯＮは０．６７に等
しい。この第１ループ中緩衝器のアドレス位置１および
−１にＯのＩＮＴＥＧＥＲ値が書込まれる０第２ループ
中にＦＲＡＣＴＩＯＮが０．６７だけ増額され新しい値
１．’ｌ（３４を生ずる。ＮＥＧＦＬＡＧがセットされ
ていなければ、ＩＮＴＥＧＥＲ値ｌが緩衝器のアドレス
位置２に書込まれ、工ＮＴＥＧＥＲ＋ｌ値−１がそのア
ドレス位置−２に書込まねる。ここでＦＲＡＣＴＩＯＮ
は０．３４に頭切りされ１第３ループ中ＦＲＡＣＴ工Ｏ
Ｎは０．６７だけ増額されて１．０１になる。次に■Ｎ
ＴＥＧＥＲは２に増額されて緩衝器のアドレス位置３に
書込まれ、ＩＮＴＩＩＤＧＥＲ＋　ｌ値−２がそのアド
レス位置−３に書込まれる。次にＦＲＡＣＴＩＯＮは０
．０１に頭切りされ１第４ループ中１’：０．６８に増
額されるが、工ＮＴＥＧＥＲは変らない。ＩＮＴＥＧＥ
Ｒ値２は緩衝器のアドレス位置４に書込まれ−ＩＮＴＥ
ＧＥＲ＋１値の−２はそのアドレス位置−４に書込まれ
る。このシーケンスはこのようにして全緩衝器位置に書
込まれるまで続き１アドレス位置０に値Ｏが書込まれる
と終るＯ 緩衝器が−ばいに書込まれると１この系の利得制御のた
めに第８図に示す主プログラムが実行される。この主プ
ログラムは段階８ａでまず映画信号が例えば垂直プラン
キングパルヌで示されるように垂直ブランキング期間に
達したかどうかを検定する。テレビジョン画像の観測を
阻害しないように垂直ブランキング期間だけその系の利
得を変更することが望ましい。一旦垂直プランキング期
間が始まると１プログラムは段階８ｂで色消去回路が段
階２ｎで付勢されたかどうかを検定し、もし付勢されて
おれば、段階８Ｃでクロマ信号を０にし、そのプログラ
ムは第１シーケンスに戻る。この開ループＡＣＣＩ！！
装置では為バーストサンプラ２４への出発点に続く信号
路の任意の点でクロマ信号を０にすることができる。色
消去をしないときは１プログラムは段階８ｄでＲＡＭ０
Ｋが１かどうかを検定し１１であればＲＡＭ３２は再書
込みをする必要なく、シーケンスは段階８ｆに進むが、
１でなければ緩衝器のデータを段階８ｅでＲＡＭ３２に
転送する。

ＲＡＭ３２が新しいデータ表で書込まれた後、１２ｄＢ
粗利得シツク２ｏをＣＧの値で示されるシフト数すなわ
ちＣ，Ｇ　＝　ｏのとき０、ＣＧ＝１のとき１、ＣＧ＝
２のとき２にセットする。（段階ａｆ）。次の段階８ｇ
では＋６ｄＢシフタをセットしてＦＬＡＧ＝１のとき左
シフトを行い、ＦＬＡＧ＝Ｏのときシフトは行わない。

次にＰ工Ｘ５ＡＴに（第４図に＋４０ＴＲＥＥで示す）
公称基準値を乗じることにより新しいＣＯＤ基準値を計
算して位置Ｃ０ＤＲＥＦに記憶する。これによりクロマ
過負荷検知器が利用者用飽和度制御器により生じた飽和
度の上昇に対抗するのが防止される。段階８ｊではＣＯ
Ｄ基準値をクロマ過負荷基準比較器６２に転送し、ＲＡ
Ｍ０Ｋを０にセットする。ここでこの装置は再びクロマ
信号の処理の準備ができ１プログラムは第１シーケンス
に戻る。

バーストサンプラ２４は＋６ｄＢシフタ５２の出力のバ
ーストサンプラ２４・の接続のよう′に閉ル−プ構成に
接続することが望ましいことがある。この接続はこの点
で高レベルのバースト信号が生成し・これをサンプリン
グして例えばＡＤ変換器１０のサンプリング信号の位相
調節信号を生成し得る点で好都合なことがある。バース
トサンプラ２４／をクロマ利得制御方式の出力に接続す
ると、第６図の開ループ穴ＣＣシーケンスは第１Ｏ図の
閉ループシ１　　　−ケンスで示すように改変￥ること
かできる。その上、例えば第１図に示すよう゛に１マト
リツクス１６でバーストサンプラ２４／への出発点に続
く点において色消去回路がクロマ信号をＯにする必要が
ある。

第１０図においてパーヌト平均値ＢＡは段階２ａて得ら
れる。閉ループにおけるＢＡ値はこの装置の出力から取
出されるためクロマ利得系の利得率のすべてを含んでい
る。次の段階２ｔでは一％ＢＡをＰＲＥＧＡＩＮの値で
割ってこの利得率を除く。次に段階２℃で旧ＦＬＡＧの
値を検定してバースト信号が６ｄＢシフタ５２により６
ｄＢだけ増幅されたかどうかを見る。もし増幅されてお
れば１段階２■・でＢＡを２で割る。するとバースト信
号値ＢＡは装置の入力のバースト信号とＡＣＣ利得率の
積になる。

次の段階２ｂｓ　２０では、ＢＡ値がこのバーストとＡ
ＣＣ利得の積に対して公称値１の３ビツト内にあるかど
うかを検定する。もしあればプログラムは第３シーケン
ヌ（前述）に戻り、もしＢＡ値が公称値と実質的に異れ
ば、位置ＢＡＰＡＳＴにＢＡの値を受け、段階２ｄでＢ
ＡをＡＣＣＧＡＩＮて割って粗利得シフタの利得以外す
べての利得率をＢＡ値から除く。次の段階２Ｗでは１Ｂ
Ａを関数（ＣＧ２／２　）　＋　（ＣＧ　／　２　）　
＋　ｘで割ってＢＡから粗利得シフタの利得を除く。こ
のようにして全装置の利得を除いて１次の段階２０ない
し２Ｓで第６図の開ループ方式で説明したようにＡＣＣ
利得を計算し得るようにする。

バーストサンプラ２４を開ループ構成に結合すると、こ
の装置でバースト信号サンプルが処理されないため、始
動時に装置のハードウェアを初期設定する必要は一般に
ないが１バーストサンプラ２４／を閉ループ型に結合す
ると若干の初期設定を要し、これは第９図の始動用初期
設定シーケンスによりテレビ受像機の始動時に装置の利
得を１に設定して行うことができる。このシーケンスで
は、ＣＧ′ｆ：Ｏに設定し１これに対応して１２（ｉＢ
粗利得シフタ２０を利得ｌのシフト０に設定する。ＲＡ
Ｍはすべて０を書込み、微利得ブロック３０の利得を１
にする。＋６ｄＥシフタ５２＼５４を０シフトに設定し
、利得１とする。ＣＯＤ比較器６０に公称基準値を与え
、内部ＣＯＤ利得を１−’ｌ’ＬｓＢに設定する。最後
にＡＣＣＧＡＩＮを１に設定する。ここでこの閉ループ
系はクロマ利得に対する正しい値を計算し得る状態にな
る。

第１図の微利得ブロック３ｏはＲＡＭ３２だけを用いて
改造し５６ｃｌＢｔでの利得を与えるようにすることも
でき１これによって加算器３６の必要がなくなる０従っ
てＲＡＭのダイナミックレンジは利得ｌに対する０から
利得２に対する０へ２倍にする必要があるため１第３シ
ーケンスのＲＡＭ１のための各値を計算するとき、各Ｒ
ＡＭ位置の各アドレス値をＩＮＴＥＧＥＨの値に加゛え
ることによりその各ＲＡＭ位置を増す必要がある。微利
得ブロックにＲＡＭだけを用いると同じ大きさのＲＡＭ
を用いたとき微利得ブロック３ｏのダイナミックレンジ
がンになる欠点があるが、第１図の微利得ブ０ツク３０
を用いるとその入力にＮビットワードを印加するときＮ
＋１ビツトワードを加算器３６から生成し得る利点があ
る。その上微利得ブロックに加算器３６を使用すると１
その加算器によりＲＡＭの出力信号にクロマ信号の正し
い値が加算されるため、ＲＡＭ３２の容量を２分したい
ときに最下位ビットの精度が向上する。この構成では小
型のＲＡＭを用いるほどＬＳＢ精度が低下するが一、Ｒ
ＡＭの出力信号にクロマ信号の正しい、値を加えること
により、ＬＳＢ精度は回復される。

【図面の簡単な説明】

第１図はこの発明の原理によって構成されたテレビ受像
機のデジタルベースバンド映像処理部のブロック図、第
２図は第１図の回路のクロマ信号処理部の利得制御範囲
を示す図１第３図は第１図のクロマ信号処理部の動作を
説明チるためのクロマバースト波形を示す図旭第４図は
第１図のバーストサンプラを示すブロック回゛路図、第
５図ないし第１Ｏ図は第１図のクロマ利得制御ブロック
に必要なりロマ利得を計算分配するためのマイクロプロ
セッサのプログラムを示す工程図である。 ２０・・・制御信号シフタ１２４・・・バースト信号成
分表示信号生成手段、３０・・・微利得ブロック・２０
．３０ｓ　５０・・・制御デジタルクロマ利得回路１８
０・・・全利得計算手段。 ′尤　５　図 ７７図

Claims (1)

【特許請求の範囲】
1. （１）バースト信号成分を有するデジタル色情報信号の
   信号源と１上記デジタル色情報信号に加えられる増幅ま
   たは減衰のレベルを表わす色制御信号の信号源とを含む
   テレビ受像機におりて、上記デジタル色情報信号に応じ
   て上記バースト信号成分のレベルを表わす信号を生成す
   る手段と為上記バーストレベル表示信号と上記色制御信
   号に応じて上記デジタル色情報信号に印加すべき全利得
   を計算し１その全利得を表わす利得制御信号を生成する
   手段と１上記デジタル色情報信号を受信するように結合
   された入力１利得因子により改変されたデジタル色情報
   信号を生成する出力為上記計算手段に結合された制御入
   力を有し１上記利得制御信号に応じて上記色情報信号の
   利得を６ｄＢの倍数の増分で調節する制御信号シフタ１
   およびこの信号シフタに直列に接続され、上記計算手段
   に結合された制御入力を有し１上記利得制御信号に応じ
   て上記色情報信号の利得を約６ｄＢまでの範囲に亘る増
   分で調節する微調利得ブロックを具備する制御式デジタ
   ルクロマ利得回路とを含み、上記計算手段が上記全利得
   を上記信号シフタと上記微調利得プロツタとの間に上記
   全利得条件に従って上記色情報信号のレベルを改変する
   ように分配することを特徴とするクロマ信号利得制御方
   式。