JPS58168102A - プロセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発ＷＡＦｉｆＨセス制御装置に関し、特にプロセス
に結合されるインター７エースモジ纂−ルヲスクツンプ
ル結會構造とすることにより、ｇＩＩｌ性の向上をはか
ることを生える目的とするもので６９、スクランブル結
合構造とする仁とによって生じる弊害を除去する機能を
合せ持つプロセス制御装置を提供しようとするものであ
る。

〔発明の背景〕

第１１１に従来のプロセス制御装置の基本構造を示す０
図中３２は複数のプロセスインタフェースモジ異−ルを
示ス、プロセスインタフェースモゾ轟−ル３２のそれぞ
れ（８２−１〜３２−８）Ｆｉ各別にグロセス入出力線
５００に接続され、マルチループコントローラ３１に＊
１してはループコントロールＩす１０　ＯＫよって結合
される。！ロ竜ス入力はｙａミセスインターフェースモ
ジ−ル３２を介して！ルチルー！コント蘭−２３１に伝
達され、プロセスへの制御指令はマルチループコントロ
ーラ３１かも各プ四セスインターフェースそり為−ル３
２−１〜８２−８に各別に伝達され、各プロセスインタ
ー７エースモジ晶−ル３２−１〜３２−８を通じてプロ
セスに出力される。マルチループコントローラ３１に＠
約された！ロセス制御情報はデータウェイ２００を通じ
て上位機機（特に図示しない）Ｋ＠適される。

従来の構成概念はグ賞セスとインターフェースする部分
３２０ハード・ウェアを個々のコント關−ル・ループ毎
に独立させ、いわゆる分散を意図するものである０例え
ｅｆｌｌｌｌｌにおいてノロ竜スインターフエース４ジ
為−ル３２−１と３２−２が同一のハード・ウェア内Ｋ
Ｍ層する構造を採ったと仮定した場合、制御ループ毎の
独立性が損われる。つま夛一方の制御ループの故障に対
処すべくハード・ウェアを交換補修するｌｉＫ、正常な
制御ループのハード・ウェアも共に交換を余儀なくされ
、この点で不部会と考えるものでＴｏりた。従って従来
社制御ループを単位としてハード・ウェアを分散する思
想が一般的でるる。

ところで信頼性の向上を意図するとき、従来は上述した
ように各制御ループ毎にハード・ウェアを分散配置する
ことを基本恩悪とするところから、各デ掌セスインタフ
ェースモジ具−ル３２−１〜３２−８を各別に冗長化す
ると共にパス３００及びマルチループコントローラ３１
を冗長化して操ＪＩ〇−持をはかっている。

〔従来の欠点〕

従来技術において信頼性の向上をはかるべく八−ド・ウ
ェアを冗長化するが、その゛冗長化はコスト負担を考慮
すれは二重化が繊度である。特１／Ｃｆロセスインター
フェースモジーール３２を二重化以上の多重化を考える
とき、そのコスト負担増拡大きい。

ｊＩ！にプロセスインターフェース４ジ島−ル３２を二
重化し、その二重化されたｆａミセスインタフェースジ
為−ルの双方からｌロセス入力ヲマルチコントローラ３
１が一歌込むと自、データの比較対象が１対１であるた
め、双方の値が一致しない場合は何れが正常値であるか
否の判定ができない不都合が生じる。このような意味か
らプロセスインターフェースモジ轟−ル３２を二重化以
上の多重化をはかることが費求されるが、上述したよう
にプロセスインターフェース４ジ畠−ル３２の多重化は
コスト負担が大きく適崗でない。

〔発明の目的〕

この出願Ｏ第１発明の目的祉コスト負担増を抑えながら
ｆａミセスインターフェースモジ−ルの多重化を達成す
ることができるｆロセス制御装置を提供するにある。

この出願の第２発明の目的はプロセスインター２エース
モジ晶−ｋを多重化し九場合に生じる弊１１を除去し真
に信頼性が高いデ費セス制御装置を提供するＫある。

〔発明の概簀〕　　・ この肯如の第１発例ではｆ−セスインター７エースモジ
為−ルに多チャンネル処Ｉ！１１１Ｉｋ能を持たせ、こ
の多チャンネルｍｉａ＊＊を持つプロセスインターフ翼
−スモジ晶−ルを複数とすゐ、つまり少なくとも３個以
上配置し、その３個以上のデ四セスインター７エースモ
ジ１−ルを一つのグループとして１＃Ｌ扱うものとする
。ダルーノ化されたプロセスインター７エースモジ晶−
ルの各対応するチャンネルの入出力端を共通接続し、そ
の共通接続された入出力端に各別にｆａミセス田力麹を
接続する。ζこではこの共通振＠構造を、スクランブル
飯ａＳ造と呼ぶこととする。

このスクランブル接続構造を採ることによ）各プロセス
インター７エースモジ晶−ルは各制御ループの７”ｗセ
ス入出力情報を保有す′ることがてき、その各プロセス
入出力情報を上位機−である！ルチルー！コントローラ
３１に各別に転送することができる。

従ってマルチルーグ；ントローラ３１は３個以上のデ■
竜スインターフエース４ジ昌−ルカものデータを比較す
る仁とにより、その中の並外れた値のデータを多数決論
１１に基づ自除外し、正しいデータを採用することがで
きる。ｔえグロセス出力は任意のｆａ竜スインメ−フェ
ースモジ晶−ルから発信させる仁とができる。ｔた、そ
の発信値をアンナパックすることにより発信成功、不成
功Ｙｔ４１１Ｉ定し、発信不成功に際しては他のプロセ
スインター２エースモジ晶−ルに発信権を移転すること
ができる。

との輿脂の第２発明では上述し良スクランブル結合構造
においてグルー！内の７”ｏセスインター７エースモジ
墨−ルの故障が他のモジ為−ルに波及することを阻止す
る構造を提案するものである。

よって第１発明と第２発明とを併用することにより真に
自制性が高いｆｗセス制御装置１を得ることがてきる。

〔第１発明の実施例〕 第２１ｋｌＫこの出願の［１発明に鋏幽する実施例を示
す０図中第１図と対応する部分に社−一符号を付してい
る０図中３１は！ルチルーグコントローラ、３２−１〜
！！−１１ｔ；ｉそれぞれｆ　ｏ　＊　ｘインター７エ
ースモジ為−ル、ＳＯＯはこれラプロセスインターフェ
ース毫ジ具−ル３２−１〜３２−８とマルチルーデコン
トローツｓ　１ｔＭぶコントロールパス、５ｏｏＦｉゾ
ロ竜ス入出力線を示す。

この発明においてはプロセスインター７エースモジエー
ル！ｌ−１〜３２−８に多？ヤンネル処理機能を持たせ
る・つまヤ各デａ噌スインター７エース毎ジ轟−ル３２
−１〜３２−８は複数の入力端１０１と複数Ｏａ１力端
１０２１有し、これら徽　　数の入力端１０１と出力端
１０２を互に共通接続する。各共過襞絖された入力端１
０１Ｋｔ！それぞわに別個のプロセス入力が与えられ、
その複数の入力を各別に制御演算処！ｌを行ない、その
処理結果を各別に出力端１０２に出力す石。

第３図に多チャンネル処！ｌ１機能を持つプロセスイン
ターフェースモジ為−ル３２の内部橋ｍの一例を示す・
纂３図に示す５０１はプル竜ス入出力、１５００の中の
入力縁である。この複数の入力縁５０１は入力端１０１
に振絖される。各入力縁５０１【通じて異なるグロセス
入刃傷号が入力マルチゾレクｔ３１５によ〉選択されて
ムＤ変換器３１４に供給され、ＡＤ変換＠３１４によｐ
ディジタル符号化されてｉイ、りＷ：Ｉンビ為−夕３１
１に取込壕れる拳マイクレコンビａ−タ３１１は例えは
各チャンネル毎に設定されえ設定値とｆ　ａ　−にス入
力値とを比較し、その偏差Ｉｋｔ−必豐に応じてＰＩＤ
演算ＩＩ＆履し、その演算部ｌｌ結果會りム変換−３１
２に出力する・Ｄム変換９３１２の出力は出力！ルチデ
レクナ３１３によｐ所足のチャンネルの出力端１０２に
出力され出力＠５０２に送出される。３１６はパスイン
ターフェースを示す・このパスインターフェースＺ１＠
ｆ介してマイクロコンビ島−夕３１１がコントロールパ
ス３００と結合され、マルチルーｆ：Ｉントローラ３１
とｆ−タの投受を行う・ 出力マルチプレクｔ３１３の構造の一例を第４図に示す
・出力ｉルテプレクナ３１Ｂは常時マイクロコンビ畠−
夕３１１により走査される走査スイッチ評４０１と、仁
の走査スイッチ群４０１の各スイッチが麺状オンに操作
されるとき、その対応するチャンネルの演算部層結釆ｔ
ｖンノルホールドするホールドコンデンを群４０２と、
このホールドコンデンを許４０２の各；ンデンサにホー
ルドされた電圧値を電圧又は電流信号として出力するパ
、７丁群４０３と、ｆ　ｏ−にスへの１１１１＃出力の
発動停止を制御する出力スイダチ群４０４とにより構成
される。

この出力スイッチ評４０４はマイクロコンピュータ３１
．１の西示Ｋｉｔりてオンに操作され、このプロセスイ
ンターフェースが受轄持クチヤンネル、つｔ勤指定され
たプロセスに制御出力を発動する。

制御出力が正常ｔ・否かを判定するには例え社第５図に
示すように出力を入力マルチグレクｔ　３１５に結合し
、出力値をアンサバ、りす”る構造によ）実現できる。

以上によｐ多チャンネルＩ＆ｍｓ能を持つプロセス（ン
／−７エース３２の構造及びその動作状況が理解できよ
う、この発明においては第２１に示すように多チャンネ
ル処！１機能を持つｆｖｘセスインターフェースそジ為
−ル３２を例え＃ｆ３個以上を一つのグループとし、グ
ループ内の咎プロ七スインター７エースモゾ畠−＃３２
の各対応するチャンネルの入力端１０１及び出力１ａ１
０２會共通接続し、その共通接続された入力端１０１と
出力＄１（ｌのそれぞれにグシセス入出力ｌＩＩ！５０
０１接続するものである。この接続部分【ζζではスク
ランブル結合部２０１と呼ぶこととする。＃！２図の例
で鉱４個のインターフェースモジ＾−ル３２−１〜３２
−４及び３２−５〜３２−８によりそれぞれ１つのグル
ープを構成した場合を示す。

各４個のノロセスインター７エースモジ１−ル３２−１
〜３２−４又は３２−５〜３２−８Ｆｉそれぞれ１個の
７”　ｏ−にス入力を同一時点で取込み、そのｔｌｉｌ
Ｉ算処履結果部層時に各対応するチャンネルに出力する
。ようて１個のｆ−セス入力に対して４個の演算処理結
果が得られる。

！ルナループコントローラ３１ａコントロールパス３０
０１介して各デ９セスインター７エースモジ轟−ル３２
−１〜３２−８を順次呼び出し、ゾロセス入力値及び演
算処理結果を集める。各プロセスへのｍｗｍ力はマルチ
ルー！コントローラａｌ；＄６＃１足されたｆａミセス
インターフェースモノ−ルのみが出力する・ 〔第１発明の効果〕 上述したようにこの出願の１１８１発明によれば少なく
とも３個以上のプ■セスインター７エースモジ異−ルに
よシ同−ｆｔｘセスの入力値を取込むことができる。更
にそのプロセス入力と演算処理結果をマルチループコン
トローラ：３１にそれぞれ転送する構造としたから、マ
ルチループコントローラ３１は一つのゾｏ−にス入方に
関して、この例では４個のプロセス入力又は演算処理結
果管見ることができる・よってその中で並列れたプロセ
ス入力又は演算処理結果を検知した場合は多数訣論理に
よシ、その大きく外れた値の演算処理結果を制御対象か
ら除外することができる。

然も特に注目すべきは例えばグロ令スインター７エース
モジ１−ル３２−１から第１！目のプロセスに制御出力
を発信している状１１１において、ｌロセスインターフ
ェース毫ジ轟−身３２−１のゾロセス入力値又は演算処
理出力が他のプロ七−インター７エースモジ一−ル３２
−２〜３２−４のそれよ〕大吉〈外れ良場合は！ルチル
ー！コントローラ３１は７”ロ七スインターフエース峰
ジ凰−ル３２−１が異常になったと判定することができ
る。よりてこの判断結果によりプロセスへの発信権を他
のプロセスインターフェースモジ晶−ル３２−２〜３２
−４の任意の％−ジ島−ルに移転することができる点で
ある。

従ってこの発明によれｔｆｍ用のゾロ竜メインメー７ェ
ースモジ１−ルが異常に１にりて４他のｆａミセスイン
ターフェースモジ−ルに亀ちに切振えて運用する仁とが
できる。これはつまり４個のグロセスインターフェース
モジ為−ルをスクランブルに運用できることを意味する
ものである。従ってこの例では各グロセス惰から見ると
プロセスインターフェースモジ晶−ル３２″ｔ４ｍ化し
たとＪすることがで會る。

従来の第１図に示す装置において各プロセスがら見てノ
ロセスインターフェースモジ為−ル３２１ｒ４１ｉ化し
ようとした場合ＫＦｉインターフェースそり為−ル３２
−１〜＄２−８ｔ−それぞれ４個ずつ設けなければなら
ない、よって第１図の例では３２個のイン、ターフエー
ス毫ジ為−ルが必要となる。

然し乍らこの発明によれば４伽のプロセスインターフェ
ースモジ晶−ル３２をスクランブル構造に結合すること
により４個のｆＩ：Ｉセスから見るとプロセスインター
７エースモジ島−ル３２’ｊ−４１ｉ化したと見ること
ができる・よって装置の規模を拡大する仁となく多重化
が実現てきる・然もこの発明で使用するｆａミセスイン
ターフェースモジエール３は第１図に示し九単＾−ｌ制
御用デ四七スインター７エースモｊ具−ルの規模と比較
して、単ルー！制御用グロセスインター７ェースモジ＾
−ルに＄３図で説明した入力及び出力マルチ／レフｔ３
１＄及び３１２が付設されるだけである。よってこの発
明で使用するノロセスインター７エースモジ為−ル３２
−１〜３２−８の回路規模は第１図に示し九単ルーグ用
グロセスインターフェースに比較して特に大きくなるこ
とはない・従りて大患なコスト負担を伴なうことなく多
重化が＊現できる。

ｔ７ｔこの発明でＦｉｆ　＊セスインター７！−スモジ
鼻−ル３２−１〜３２−８の各相互間を結合するスクラ
ンブル振続部２０１が付加されるが、この部分をパνり
が一ドとしてプリント基板化し、このプリント基板化し
たスクランブル級続部２０１に各ｆ四セスインターフェ
ースモジ纂−ル３２−１〜３２−８をそれぞれ一つのカ
ードとして着脱自在に装着するように＊＊すれに、スク
ランブル蓚ｆＩ１．５２０１が付加されるととによるコ
スト負担増を小さくする仁とができる。まえ各プロセス
インター７！−スモジ晶−ル３２′ｔ−カード化し、パ
、りが−ドに対して着脱自在とすることにより従来と同
ＩＩＫ分散による交換補修の容易性も得られる。

ところで上述したこの出願の第１発明の主費部となるス
フランプル結合構造を採るとき、各ｆｃｌセスインター
フェースの入力及び出力Ｍ１０１゜１０２が互に共通接
続されろことから、プロセスインター７エースモジ晶−
ルの故障が他に影Ｉ／１Ｉｔ−与えるおそれがある。

〔第２発明の説明〕 この出願のｇ２発羽はスクランブル結合するとき生じる
不都合を解消することができるプロセス制御装置ｉｉｔ
提供するＫある。

この出願のＩＩ２発明では各ｌクセスインターフエース
３２０令入力ｍＫ直列に抵抗素子を介挿す　　　□ると
共に出力端には直列にスイッチ素子を介挿することｔＳ
黴とすゐものである。

給６図及び第７図に入力端１０１における実施？ｌＩｔ
示す＊　＃！ａ図の例ではプロセス入力信号が重圧信号
の場合を示す、重圧信号て伝゛送されてきたプロセス入
力はグーセス入力齢５０１を通じて会プｐ竜スインター
７エース３２の入力端１０１に与えられる。

この発明では入力端１０１と各ｆａミセスインターフェ
ースモジ−ル３２の内部回路との間Ｋｌ［列＃に抗紫子
Ｒ，ｌ介挿するものである。直列抵抗素子８．は比較的
太きｉ抵抗値例えばＩＭＯＩｉ＊＃’Ｃ選択する。

このように−りのｆｖｓセス入力亀圧信号を高抵抗ｍを
持つ直列抵抗素子Ｒ，を介して各ｆ四セスインターフェ
ース峰ゾ為−ル３２に分岐する構造とすることにより、
プロセスインターフェースモジー−ル３２の内部におい
て仮に信号路が共通電位に短絡きれるような故−が発生
しても、その故障による影４１が一列抵抗素子、８．ｔ
−通じて他のｆａセスインター７エースモジａｈ−Ａ−
３２に伝達されることかない、つまり７”Ｅｌ竜スイン
゛ター７エースそジ１−ル内の故障にようｆロセス入力
値を変化さセるおそれはないφよりて入力端１０２’が
共通接続されて％／−ｈ喪としても他の正常なプロセス
インターフェースモジ墨−ルは正常なプロセス入力ｉｋ
を取込む仁とができ、スクランブル柳造力・う未る不都
合ｔ−解消することができる。

第７１の例でｌｄ　ｆ　ａ＋ス入力が電流信号の場合を
示す、ｆｃｌ−にス入力が電流信号の場合は入力端１０
１の外１１１に外部受傷抵抗Ｒ８を設け、この外部受信
抵抗Ｒｘに亀流儒号ｔ−流すことＫよシ受信抵抗Ｒｘの
両端に重圧信号を得ゐようＫＬ、このａｒ号をそれぞれ
直列抵抗素子凰ｓｔ介して各ｆａミセスインターフェー
スモジ−ル３２に分岐するようにしたものである。

と・の場合も１列抵抗素子Ｒ，Ｋよ）各プロセスインタ
ーフェースモｔ）＆−ル３２内の故障が他に波及するこ
とｔａｔ止することができる。

第８−乃至第１０図に出力端１０２気の実九例を示す、
出力１１１１Ｊ１０２１１Ｊにおいては各プロセスイン
！−フェース％ジ晶−ル３２の内部１１ｇ１路と出力％
１０２との間Ｋｉｋ列スイッチ素子り、を挿入するもの
である。＃Ｉ８図乃至第１０図の例ではｌイオード管直
列スイッチ累子り、とじて雨い良場合を示す・ 第８図の例ではプロセス出力が電流信号の場合を示す、
ｆロセス出力線５０２に対してはグルー、デ内の何れか
−っのモジ島−ル３２がら電流信号が出力される。直列
スイッチ素子り、は埃に出方信号を出しているモー）＆
−ルに付設し良ものだけがオンとなり、他はオフとされ
電流信号の回り込みを防止する。従ってモジエール３２
内の回路において信号路が共通電位に短絡されるような
故障が発生してもゾロセスに伝送されるぺ會電流信号が
故障し九毫ジ為−ル３２に回ｐ込むことがない。

よってｆ■セスに確実に操作信号を発信することかでき
る・また直列スイッチ素子り、會複数個の直列接続構造
としておくことにより直列スイッチ素子の不良による影
餐も動域てきる。

第９−の例では亀＆出力を外部抵抗Ｒｘによ〕電圧信号
に変換し、電圧信号をｆｖｘセスに発信するようにした
場合を示す。

１１１０図の例は１圧出力形モジ具−ルの場合を示す・
電圧出力形モジ轟−ル３２ｔ−用いた場合にも直列スイ
ッチ素子り、管介挿することにょ９、電圧信号の回）込
み管阻止てきる。またモジー−ル３２の内部回路の故−
に対して４他の正常なモジエール３２への影ｓｔ＃１１
去できる。

＃＃１０１１の例では直列スイッチ素子り、を介して出
力されるプロセス出力髄を直列抵抗素子Ｒ１とバッファ
１００１を介してアンプパック信号として堆込むように
した場合管示す、このようにアンプパック信号を取込む
バッファ１００１の前にも高＃＃抗値を持つ直列抵抗素
子Ｒ１を介挿することによりバッファ１００１の故障が
他に影Ｉ＃を与えることを防止できる。

第１１図の例では例えば１ｉｌＪＩ！抵抗体のような抵
抗入力素子とプロセスインター７エースモジエール３２
とをインターフ翼−スする場合の結合ｉＩｋ：ｌＩＬに
この発明を適用した場合を示す、１１０１は例えＦｉ欄
温抵抗素子のような抵抗入力素子を示す。

抵抗素子１１０１ｔ；を一般に３端子とされ、端子Ａ。

Ｂに同一方向から電流を注入し、端子Ｃにその和の電流
を流す。このように端子ム、Ｂに同一方向から電流を注
入することによ〕端子Ａ　、ＢＫ到る線路抵抗の影替を
除去するものである。またＲｏは抵抗入力値のバイアス
成分を減じるための直列抵抗である。

このように抵抗入力素子１１０１の場合にはプロセスイ
ンター２エースの入力端１０１には電流出力手段１１０
２と受信手段１１０３が並列接続される特異な構造とな
る・こζで電流出力手段１１０２に対しては入力端１０
１を出力端とみなすものとし、第８図乃至１！１０図で
説明したゾロセス出力手段と同勢に扱うこととする。よ
って入力端１０１と内部回路との間に直列スイッチ素子
り。

を介挿するものである。ｔた受信手段１１０３は直列抵
抗素子Ｒ，ｌ介して入力端１０１に４絖する。

このように構成することによｐ非出力状態にある電流出
力手段１１０２に対して電流の回）込みを阻止すると共
に受信中ｌＲ１１０ｍの故障に対しては直列抵抗素子Ｒ
，Ｋよプ他のモジ異−ル３２への影養を阻止することが
できる。

直列スイッチ素子り、は上述しえダイオードの外に第１
２図ム、ｌ、Ｃに示すように接点スイッチ１２０１、）
ランジスタ乃至はＦＩＴ　１２０２、或はフォトトラン
ジスタ１２０３を用いるとともできる。

第１３図乃至第１Ｓ因に第１１図に示した抵抗入力素子
１１０１に対するインターフェース構造の更に具体例を
示す。

第１３図の例では抵抗入力素子１１０１と能動性インタ
ーフェース１１０２の関に直列にスイ。

チ嵩千１３０１を接続し、スイッチ素子１３０１を！イ
ク四；ンビ具−タ３１１からのｉ令によりオン、オツ餉
御し、抵抗入力素子１１０１に対する電流の発動及び停
止管制御するように構成した場合管示す、ｔたこの例で
は能動性インターフェース１１０２は電圧源とじ友場合
を示す、つまりバッファ増幅器１３０３の一方の入力端
子に基準電圧＠１３０２から基準電圧を与え、他方の入
力端子に抵抗Ｉ！１３０６を通じて自身の出力電圧を帰
還させることによりパラフチ増幅器１３０３は基準電圧
＠１３０２０電圧と等しい電圧を出力する。

この電圧がスイッチ素子１８０１を通じて抵抗器１３０
４．１３０ＩＣ）各一端に与えられる。従って＃に抗入
力素子１１０１０両端子ム、ＩＩ％ａに等しい・電圧が
与えられ、亀子ム及び１に等しい電流が供給畜れ、その
電流の和が端子Ｃを通じて帰路される。崗抵抗器１３０
４．１３０５０抵抗値は抵抗入力素子１１０１の抵抗値
より充分大きい例えば数ｋＱ１１度に選定し一抵抗入力
素子１１０１０抵抗値の変化によｎｔｓｉ値が大幅に変
化しないようにしている。

抵抗入力素子１１０１０両端に発生すゐ電圧は直列抵抗
翼、を通じて受信手段１１０８を構成する演算増＠４１
１３０７に入力され、そＯ増幅出力はムＤ［換ＩＩ３１
４によ〉ムＤ変換され、！イタロコン♂畠−タ３１１１
に入力する。

このようにスイッチ素子１３０１ｖｔ１１ける仁とによ
多電イクローンビ為−タ３１１は抵抗入力素子１１０１
に対する電ａＯ発−停止Ｏ制御を行なうことかでき、第
２１ｉＣＫ示したスクランブル結合本造を採るとき、電
流の発動及び停止の制御を確実に実行することがで龜る
。また任意の時刻に抵抗入力素子１１０１に対する電流
の発動を停止させ、ることにより受傷手段１１０３にセ
ロ信号を入力させることができる。このゼロ信号により
演算増幅器１３０７の４Ｉａ点のドリフトを検出する仁
とができ、ゼ四点修正手段１３０ｇによ）そのヤロ点ド
リフトを修正することができる。

受信子Ｒ１１０ｍと抵抗入力手段１１０１との間を結合
する直列抵抗器Ｒ１の抵抗値は数メガオーム程度に選定
する。よってスクランブル結合によシ一つの抵抗入力素
子１１０１に対して複数の受信手段１１０３を並列４絖
しても相互に干渉か起きることはない。

！１１４図ノ例では能動性インターフェース１１０２を
電流機とし、その電ＲＩｌから出力される電波管直列ス
イッチ索子り、　ｔ−通じて抵抗入力素子１１０１の両
端に与えるように４１Ｉ成すると共にその亀ｆＩＬ路に
対し並列スイッチ素子１４０１　ｔｌｋけ、この並列ス
イッチ１４０１をｉイクロコン♂轟−夕３１１の指令圧
よりオンに制御することにより電流出力を停止させ、オ
フに制御することに”よシミ流出力を発動させるように
構成した場合を示す、このとき電流供給路の出力電圧を
パシ７ア増幅器１４０２を通じてマイクロコン♂島−夕
３１１に取込むことによりＩ流の発動停止の状ｌｌを判
定することができる。その他の構成及び作用効果は第１
３図の場合と同様である。

第１ｓ図の例では能動性インターフェース１１０２の電
源供給路にスイッチ索子１５０１を挿入し、このスイッ
チ索子１５０１をｉイクロコンピエータ３１１によりオ
ン、オフ制御することにより抵抗入力素子１１０１に対
する電流の発動と停止を制御するように構成した場合を
示す。

尚第１３図及び凱１５図に示したスイッチ素子１３０１
’１５０１はプロセスへの出力インターフェースにも利
用できることは容易に理解できよう・ 〔総　括〕 以上説明したようにこの出願の第１発明によれは少数の
プロセスインターフェースモジエールをスクランブル結
合することにより各プロセスから見て！ロセスインター
７翼−スモジ１−ルを多重化することができる。よりて
コスト負担増を抑制して信頼性の高いプロセス制御装置
を得ることができる。更に第２発明管スクランブル結合
柳造に適用することにより信頼性の高いプロセス制御装
置を得ることがで龜、その効果は実用に供して頗る大で
あみ。

【図面の簡単な説明】

第１図は従来のプロセス制御装置の構成を説明するため
のプ冒、り図、第２図はこの出願の第１発明に餘幽する
実施例を示すプａｌり図、第３図、はこの発鴫に使用す
るプロセスインターフェースモジー−ルの内部構造會説
明するためのプロ、り図、第４図はこの発−に使用する
プロセスインター７エースモジ畠−ルの出力マルチプレ
クサの部分を具体的に示すプｐ、り図、＃＆６図はこの
発明に用いるプロセスインターフェースにアンサバνり
機能を付加した場合の例を示すブロダク図、第６図はこ
の出願の第２発明の要部の′−実−例を示す接続図、第
７図乃至第１１図はヒのめ願の第２発明の要部の他め実
施例を示す４続−１第１２因はこの出願の第２発明に用
いる直列スイ雫チ素子の他の例を示す図％第１３図乃至
第１５図は抵抗入力素子に対するインターフェースの具
体的な実施例を示すプ四ツク図である。 ３１・・・マルテルーグコントローラ、３２ｔ３２−１
〜３２−８・・・グロセスインター７ェースモジ暴−ル
、１０１・・・入力端、１０２・・・出力端、２０１・
・・スクツンツル＊ｔｌｔ部、３０　Ｇ・・・コント腐
−ルパス、５００・・・！ロセス入出力１％ＲＩ・・・
直列抵抗素子、Ｄ、・・・直列スイダテ素子。 特詐ａｉ願人　　株式会社　北部Ｉ徐製作所代通人　草
　野　　　卓 ７１−５　図 ル６　図 １９− 片　７　図 ０１

Claims (2)

【特許請求の範囲】
1. （１）ム　プロセスへの複数の入出力端を持つ複数のデ
   Ｗ−にスインター７エースモジ為−ルと、Ｂ　これら複
   数のプロセスインターフェースモジ１−ルの各入出力端
   の相互を共通接続するスクランブル接続部と、。 Ｃ上記プロセスインターフェース毫ジ暴−ルとパスによ
   って結−會されたマルチループコントローラ峰ジ轟−ル
   と、 Ｄ　　上記ｆＨセスインターフェース毫ジ轟−ルが複数
   とされて上記共通接続された入出力端の各個と上記マル
   チ、ルーｆ：２ノトローツ４：ｙ鼻−ルとの関に形成さ
   れた複数Ｏ＠送Ｍｌｌと、を具備して成るプロセス制御
   装置。
2. （２）ム　被数のプロセス入出力端を持つ複数のブーセ
   スインターフェース篭ジ島−ルと、 Ｂ　これら複数のｆａミセスインターフェースモジエー
   ル各入出力端の相互を共通接続するスクランブル接続部
   と、 Ｃ上記ｆａ−にスインター７エ−スモジ為−ルに対して
   上位機能を持ち、上記複数のプロセスインター７エース
   モジ轟−ルとバスによって結合されたマルチルーｆ：Ｉ
   ントロー２モノ島−ルと、 Ｄ　　上記複数のプロセスインター７エースモジエール
   の各プロセス入出力端に挿入した直列抵抗素子と、 Ｅ　上記複数のプ冒セスインターフェース七ノ纂−ルｔ
   ）％ｆ＊セス出力端に挿入し九直タースイッチング素子
   と、 を具備して成るブーセス制御飯置。