JPS62251950A - デ−タ転送処理装置 - Google Patents

デ−タ転送処理装置

Info

Publication number
JPS62251950A
JPS62251950A JP61096217A JP9621786A JPS62251950A JP S62251950 A JPS62251950 A JP S62251950A JP 61096217 A JP61096217 A JP 61096217A JP 9621786 A JP9621786 A JP 9621786A JP S62251950 A JPS62251950 A JP S62251950A
Authority
JP
Japan
Prior art keywords
data transfer
transfer control
failure
control unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61096217A
Other languages
English (en)
Inventor
Yoshiro Kamata
鎌田 好郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61096217A priority Critical patent/JPS62251950A/ja
Publication of JPS62251950A publication Critical patent/JPS62251950A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のチャネルと例えばシステム制御m装置
との間のデータ転送を制御するデータ転送処理装置に関
する。
〔従来の技術〕
従来、この種のデータ転送処理装置としては、例えば第
4図に示すように、システム制御装置に接続されたメモ
リアクセス制御部1と、このメモリアクセス制御部1に
接続されたマイクロプログラム制御部Zと、このマイク
ロプログラム制御部2および前記メモリアクセス制御部
1に接続された一つのデータ転送制御部3とを有し、複
数のチャネル4.〜4、の全てを上記データ転送制御部
3に接続した構成が知られている。
ところで、第4図の構成において、データ転送制御部3
の障害処理は、障害箇所が完全に一つのチャネル分のハ
ードウェアに切り分けられるときはチャネル障害として
例えば障害チャネルを切り離すだけでシステムダウンと
しない。しかし、障害箇所が他の共通部分に及ぶときは
データ転送制御部3の障害とみなし、この場合データ転
送制御部3が一つしか設けられていないことからデータ
転送制御部3の障害発生は、データ転送処理装置自体の
装置障害となってシステムダウンとするのが一般的であ
る。
〔発明が解決しようとする問題点〕
しかし、障害箇所が完全に一つのチャネル分のハードウ
ェアに切り分けられるか否かの判断は非常に難しく、チ
ャネル41〜47からデータ転送制御部3へ転送された
データにエラーが検出された時程度しかチャネル障害に
できないのが現状である。このため、障害の大部分はデ
ータ転送制御部3の障害とみなされ、前述したように従
来のデータ転送処理装置には一つのデータ転送制御部3
しか設けられていなかったので、それがデータ転送処理
装置の障害となりシステムダウンする確率が大きいとい
う欠点があった。特に、近年PiH22機器の多様化と
ともに、大型システムでは多チャネル多デバイスのシス
テムが要求されているが、チャネル数を増加したことに
より、当然データ転送制御部3のハードウェア量は大き
くなり、データ転送処理装置全体でみても、装置全体の
多くの部分を占めるようになってきている。従って、ま
すますデータ転送制御部3の障害がシステムダウンを引
き起こす場合が多くなるという欠点がある。
なお、上記欠点は、障害解析の面から見れば、システム
ダウンになることによって直ちに障害解析ができるので
、障害解析のし易さから言えば逆に長所になる。しかし
、早急、な障害解析の方がシステムダウンの防止より優
先される形態でシステ1、が運用されるとは限られず、
システムの運用形態によっては、早急な障害解析よりも
システムダウンの防止の方が優先されるものがあり、そ
のような運用形態では、従来装置は大きな問題点を有す
ると言える。
本発明はこのような事情に鑑みて為されたもので、その
目的は、早急な障害解析よりもシステムダウンの防止の
方が優先される運用形態に適した動作と、システムダウ
ンより早急な障害解析の方が優先される運用形態に適し
た動作とを任意に設定し得るデータ転送処理装置を提供
することにある。
〔問題点を解決するための手段〕
本発明のデータ転送処理装置は、上記目的を達成するた
めに、 各々、メモリアクセス制御部と複数のチャネルとの間の
データ転送を制御する複数のデータ転送制御部と、 前記各データ転送制御部内に設けられ自データ転送制御
部内の障害を検出する障害検出手段と、前記各データ転
送制御部に対応して設けられ対応するデータ転送制御部
の接続と切離しとを制御する情報を保持する複数の第1
の記憶手段と、一つのデータ転送制御部の障害を、装置
障害として扱うか或いは個別障害として扱うかを指示す
る情報を保持する第2の記憶手段と、 前記複数の障害検出手段の検出出力、前記第1の記憶手
段の記憶情報および前記第2の記憶手段の記憶情報に基
づき、個別障害検出信号および装置障害検出信号を生成
する論理手段と、前記第1および第2の記憶手段への前
記情報の設定処理と、前記各障害検出手段の検出出力、
前記個別障害検出信号および前記装置障害検出信号に基
づく障害発生データ転送制御部の切り離し処理および装
置障害処理を行なう制御部とから構成される。
(作用〕 早急な障害解析よりもシステムダウンの防止の方が優先
される運用形態にあっては、制御部により第2の記憶手
段に、一つのデータ転送制御部の障害を個別障害として
扱う旨の情報を設定する。
制御部によって、各第1の記憶手段にデータ転送制御部
を接続する旨の情報を設定すると、各データ転送制御部
はそれに収容されたチャネルを含めて論理的に接続状態
となり、あるデータ転送制御部の障害検出手段から障害
検出信号が出力されると、論理手段は個別障害検出信号
を生成し、これに応答して制御部はその障害が発生した
データ転送制御部に対応する第1の記憶手段へ切断する
旨の情報を設定することにより当該障害発生データ転送
制御部を論理的に切り離してシステムを構成し、運用を
続ける。残りのデータ転送制御n部で次々に障害が発生
した場合、前述と同様にして障害が発生したデータ転送
制御部が次々と切離され、最後のデータ転送制御部の障
害が発生すると、論理手段は装置障害検出信号を生成し
、これに応答して制御部は装置障害処理たとえば上位装
置への通知などを行ない、システムダウンが引き起こさ
れる。
一方、システムダウンより早急な障害解析の方が優先さ
れる運用形態にあっては、制御部により第2の記憶手段
に、一つのデータ転送制御部の障害を装置障害として汲
う旨の情報を設定すると、あるデータ転送制御部の障害
検出手段から障害検出信号が出力されると、論理手段は
装置障害検出信号を生成し、これに応答して制御部は装
置障害処理を行ない、システムダウンが引き起こされる
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例のブロック図であり、本実施
例のデータ転送処理装置は、メモリアクセス制御部1と
、マイクロプログラム制御部2と、複数のデータ転送制
御部31〜3.と、データ転送制御部31〜3Iに接続
された複数のチャネル4□〜41Jと、データ転送制御
部31〜3.に対応して設けられた第1の記憶手段であ
るコネクションレジスタ61〜61と、第2の記憶手段
であるフラグ10と、論理回路Gとから構成されている
データ転送制御部31は、チャネル4□〜41Jを収容
し、信号綿20.を通したそれらチャネルとメモリアク
セス制御部1とのデータ転送を制御するものであり、内
部には自データ転送制御部の障害発生を検出する障害検
出回路51が備えられている。この障害検出回路51 
は障害を検出すると、障害フリップフロップ51Fをセ
ットし、信号線21゜を介して論理値“1”を論理回路
G&びマイクロプログラム制御部2に出力する。同様に
他のデータ転送;lt制御部3□〜3、も、チャネル4
t+〜41Jを収容し、信号線20□〜20i を使用
して収容チャネルとメモリアクセス制御部lとの間のデ
ータ転送を制御し、内部に設けられた障害検出回路5□
〜5iで自装置内の障害発生を検出し、検出時に障害フ
リップフロップ5zr〜5□をセットして論理値”l”
を信号121□〜21.を介して論理回路Gおよびマイ
クロプログラム制御部2へ出力する。
また、各データ転送制御部3.〜3.には、それぞれに
対応してコネクションレジスタ61〜61が設けられ、
対応するコネクションレジスタ61〜6.に論理値“1
”がセットされると、信号線221〜22.によりその
論理値“loを受けたデータ転送制御部3I〜3.は、
収容されたチャネルを含めて動作可能状態、l1llち
接続状態となる。逆に、対応するコネクションレジスタ
6I〜6Iに論理値“0”がセットされると、そのデー
タ転送制御部3.〜3.は切離し状態となる。
フラグ10は、一つのデータ転送制御部の障害を、装置
障害として扱うか或いは個別障害として扱うかを指示す
る情報を保持するための手段であり、後述するようにそ
の内容はマイクロプログラム制御部2から任意に設定可
能である。
論理回路Gは、信号線21.〜21+を通して障害フリ
ツブフロノブ59.〜5目の出力を、信号M22゜〜2
2+を通してコネクションレジスタ6I〜6Lの出力を
、信号線27.28を通してフラグ10の出力(但し、
信号線28はフラグ10の反転出力)をそれぞれ受け、
それらの内容に基づいて、信号線31に装置障害検出信
号を、信号線30に個別障害検出信号をそれぞれ出力す
る。本実施例では、論理回路Gは、コネクションレジス
タ61〜6Iの出力と障害検出フリップフロップ51.
〜5□の出力とのナンド信号を信号線24.〜24.に
出力するナンド回路71〜71と、信号線24.〜24
+の信号を人力とじナンド信号を信号線25に出力する
ナンド回B8と、信号線21.〜21+の信号を入力と
しアンド信号を信号線26に出力するアンド回路9と、
信号線27と信号線25との信号を入力としアンド信号
を信号線29に出力するアンド回路11と、信号線28
と信号M25との18号を人力としアンド信号を個別障
害検出信号として信号線30に出力するアンド回路12
と、信号線28と信号41i126との信号を入力とし
アンド信号を信号線35に出力するアンド回路I3と、
アンド回路11.13の出力のオア信号を装置障害検出
信号として信号線31に出力するオア回路14とで暑R
成されてし)る。
マイクロプログラム制御部2は、信号線32を介してコ
ネクションレジスタ61〜6Nの内容を任意に設定し得
るm能と、信号線33を介してフラグIOを任意に設定
し得る機能と、論理回路Gからの個別障害検出信号が論
理値“1”になったとき障害発生データ転送制御部の切
り離し処理を行なう機能と、論理装置Gからの装置障害
検出信号が論理値“l“になったときシステムダウンを
引き起こして装置障害処理を行なう機能とを有し、これ
ら機能はマイクロプログラムで実現されている。
尚、マイクロプログラム制御部2内の割込み回路16は
、信号線30の個別障害検出信号が論理値“1”になっ
たときセントされる割込みフリップフロップ16yを有
し、このフリップフロップ16Fがセットされると、マ
イクロプログラム制御部2に割込みがかかり、個別障害
処理が行なわれる。また、信号線31の装置障害検出信
号が論理値“1”になるとセントされる装置障害フリッ
プフロップ15を有し、このフリップフロップ15がセ
ットされると、システムダウンを引き起こし、マイクロ
プログラム制御部2は装置障害処理を行なう。
次に本実施例の動作を場合を分けて説明する。
[一つのデータ転送制御部の障害を個別障害とり。
て扱う場合] マイクロプログラム制御部2にマイクロプログラムがロ
ードされると、その初期設定ルーチンにより例えば第2
図に示すように、信号線33を使用してフラグlOに論
理値″0“が設定され(Sl)、各データ転送制御部3
1〜3!に対応したコネクションレジスタ6、〜6Iに
信号m32を通して論理値“1”が設定される(S2)
。これにより、データ転送制御部3.〜3.配下の全て
のチャネル4+t〜4目が全て接続され、動作可能にな
る。
また、初期設定後はデータ転送制御部3.〜3I内にお
ける障害検出回路5.〜5五内のフリップフロップ5□
〜5□は全て論理値“O”にリセットされている。この
ような状態でデータ転送は開始される。
いま、データ転送処理中に例えばデータ転送制御部31
に障害が発生し、障害検出回路5□でそれが検出された
とすると、信号線21+を通して論理値“l”の信号が
ナンド回路7Iの一方の入力端子に人力され、他方の入
力端子には信号綿22+を介してコネクションレジスタ
6、からの論理値11”が加えられているので、ナンド
回路71の出力につながる信号線24.上には論理値”
0”が現れる。信号線241 に論理値“0″が現れる
と、ナンド回路8の出力は論理値“1”となり、アンド
回路12の信号&”1125につながる一方の人力が論
理値“l”となる。このとき、フラグlOには論理値′
0″がセットされており、信号wA2B上には論理値1
1”が現れているので、アンド回路12の出力は論理値
“l”になり、割込み回路16の割込みフリップフロッ
プ16Fがセットされる。これにより、マイクロプログ
ラム制御部2に割込みがかかり、例えば第3図に示す個
別障害処理を行なうや即ち、信号綿2L 〜21+によ
って入力されている各障害フリップフロップ5.〜5I
の状態と例えば過去の状態とを比較することにより、今
回障害を起こしたデータ転送制御部3.を識別しく5I
Q) 、次に信号線32を通してコネクションレジスタ
61に論理値“0”を凹込むことにより、障害を起こし
たデータ転送制御部3.を切離しく311) 、縮退し
たシステム構成で処理続行するのに必要な処理例えば装
置構成情報の更新、メモリアクセス制御部lに対し信号
1i134を通じてデータ転送制御部3゜が切離された
旨を通知すること等を行なう (312) 。
その後、他のデータ転送tli制御部3t〜31に障害
が発生した場合、上記と同様に個別障害とじて処理し、
障害発生のデータ転送制御部を切離して処理を続行する
。このようにして次々にデータ転送制御部が障害を起こ
し、最後の一つが障害を起こすと、全ての障害フリップ
フロップ5□〜51Fが論理値“1”となり、アンド回
路9の出力が論理値“1”となる。このとき、アンド回
路13の他方の入力は信号vA2Bによって論理値“1
”となっているので、アンド回路9の出力が論理値“1
”となることによって、アンド回路13の出力が論理値
“1”となり、オア回路】4の出力によって装置障害フ
リップフロップ15がセットされ、システムダウンが引
き起こされる。また、これによりマイクロプログラム制
御部2は、装置障害処理を開始し、例えば図示しない診
断ユニットなどへシステムダウンしたことを通知する処
理を行なう。
このように、本実施例によれば、最後のデータ転送制御
部に障害が発生するまでシステムダウンするのを抑える
ことができ、データ転送制御部3゜〜3、の全でで障害
が発生する確率は非常に少ないので、信鯨度を上げるこ
とができる。
[一つのデータ転送制御部の障害を装置障害として扱う
場合] マイクロプログラム制御部2の初期設定ルーチンにより
実行される第2図のステップStにおいて、信号線33
を使用してフラグ10に論理値″1″を設定するように
すれば、信号線27によりアンド回路11の一方の入力
端子は論理値“1”に保持され、信号&!1i28によ
りアンド回路12の一方の入力端子は論理値“0”に保
持される。このため、一つのデータ転送側fi1部たと
えばデータ転送制御部31で障害が発生した場合、ナン
ド回路8の出力が論理値“1”になることにより、アン
ド回路11の出力が論理値“1”となり、オア回路14
を介して装置障害フリップフロップ15がセットされ、
システムダウンが引き起こされる。このように、一つの
データ転送制御部の障害によってシステムダウンを引き
起こすことにより、障害原因の追求に必要な処理を速や
かに行なうことが可能となる。
〔発明の効果〕
以上説明したように、本発明は、データ転送処理装置に
収容される全てのチャネルを一つのデータ転送制御部に
収容するのではなく、複数設けたデータ転送制御部に振
り分けて接続し、また各データ転送制御部は対応する第
1の記憶装置の設定情報に応じて切離され或いは接続さ
れるように構成したので、第2の記憶手段に一つのデー
タ転送制御部の障害を個別障害として扱う旨の情報を設
定することにより、あるデータ転送制御部に障害が発生
しても、それを切離したシステム構成で運用を続けるこ
とができ、システムダウンの頻度を低下させることがで
きる。従って、早急な障害解析よりもシステムダウンの
防止の方が優先される運用形態に適した信乾性の高いデ
ータ転送処理装置を実現することが可能となる。
また、第2の記憶手段に一つのデータ転送制御部の障害
を装置障害として取り扱う旨の情報を設定することによ
り、一つのデータ転送制御部に障害が発生したとき直ち
に装置障害としてシステムダウンさせることができ、シ
ステムダウンより早急な障害解析の方が優先される運用
形態に適したデータ転送処理装置を実現することができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図はマイ
クロプログラム制御部2の初期設定ルーチン処理例の流
れ図、 第3図は個別障害処理例の流れ図および、第4図は従来
のデータ転送処理装置のブロック図である。 図において、■・・・メモリアクセス制御部、2・・・
マイクロプログラム制御部、3.〜3I・・・データ転
送制御部、4++〜4目・・・チャネル、5.〜5I・
・・障害検出回路、51.〜5目・・・障害フリップフ
ロ7ブ、61〜6I・・・コネクションレジスタ、71
〜71,8・・・ナンド回路、9,11〜13・・・ア
ンド回路、10・・・フラグ、13・・・オア回路、1
5・・・装置障害フリップフロップ、16・・・割込み
回路、i6r・・・割込みフリップフロップ。

Claims (1)

  1. 【特許請求の範囲】 各々、メモリアクセス制御部と複数のチャネルとの間の
    データ転送を制御する複数のデータ転送制御部と、 前記各データ転送制御部内に設けられ自データ転送制御
    部内の障害を検出する障害検出手段と、前記各データ転
    送制御部に対応して設けられ対応するデータ転送制御部
    の接続と切離しとを制御する情報を保持する第1の記憶
    手段と、 一つのデータ転送制御部の障害を、装置障害として扱う
    か或いは個別障害として扱うかを指示する情報を保持す
    る第2の記憶手段と、 前記複数の障害検出手段の検出出力、前記第1の記憶手
    段の記憶情報および前記第2の記憶手段の記憶情報に基
    づき、個別障害検出信号および装置障害検出信号を生成
    する論理手段と、 前記第1および第2の記憶手段への前記情報の設定処理
    と、前記各障害検出手段の検出出力、前記個別障害検出
    信号および前記装置障害検出信号に基づく障害発生デー
    タ転送制御部の切り離し処理および装置障害処理を行な
    う制御部とを具備したデータ転送処理装置。
JP61096217A 1986-04-25 1986-04-25 デ−タ転送処理装置 Pending JPS62251950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61096217A JPS62251950A (ja) 1986-04-25 1986-04-25 デ−タ転送処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61096217A JPS62251950A (ja) 1986-04-25 1986-04-25 デ−タ転送処理装置

Publications (1)

Publication Number Publication Date
JPS62251950A true JPS62251950A (ja) 1987-11-02

Family

ID=14159071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61096217A Pending JPS62251950A (ja) 1986-04-25 1986-04-25 デ−タ転送処理装置

Country Status (1)

Country Link
JP (1) JPS62251950A (ja)

Similar Documents

Publication Publication Date Title
US4190821A (en) Self-healing loop communications system
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
US4500951A (en) Plant control system
US3916177A (en) Remote entry diagnostic and verification procedure apparatus for a data processing unit
JPH04649A (ja) リモートチャネル装置の障害情報転送方式
JPS62251950A (ja) デ−タ転送処理装置
US3256513A (en) Method and circuit arrangement for improving the operating reliability of electronically controlled telecom-munication switching systems
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPS60247750A (ja) システム初期構成制御方式
SU928335A1 (ru) Устройство дл отключени внешних устройств от линий св зи,соедин ющих внешние устройства с ЦВМ
JPS6113627B2 (ja)
JPS6232739A (ja) 切換制御方式
JPH07114521A (ja) マルチマイクロコンピュータシステム
SU1365086A1 (ru) Устройство дл контрол блоков управлени
JPH0454747A (ja) データ転送システム
EP0342261A1 (en) Arrangement for error recovery in a self-guarding data processing system
JPS62166401A (ja) 電子計算機の多重化システム
JPS61103252A (ja) 障害解析用メモリ装置
JPH03265960A (ja) チャネル障害処理方式
JPH03235132A (ja) アクト・スタンバイ信号障害検出回路
JPH02311933A (ja) 割込制御方式
JPS62216048A (ja) プロセツサの暴走検出方式
JPS6198464A (ja) デ−タ転送装置
JPH02168335A (ja) データ処理システム
JPS63174149A (ja) 情報処理システム