JPS5816767B2 - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS5816767B2 JPS5816767B2 JP11457277A JP11457277A JPS5816767B2 JP S5816767 B2 JPS5816767 B2 JP S5816767B2 JP 11457277 A JP11457277 A JP 11457277A JP 11457277 A JP11457277 A JP 11457277A JP S5816767 B2 JPS5816767 B2 JP S5816767B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- difference
- pulse
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
（１）発明の利用分野
本発明は、アナログ情報をディジタル情報に変換するＡ
／Ｄ変換器に関し、さらに詳しくは集積注入論理回路（
Ｉｎｔｅｇｒａｔｅｄ ＩｎｊｅｃｔｉｏｎＬｏｇｉ
ｃ以下Ｉ２Ｌと略記する）のす以下全２Ｌ用いた、ＩＣ
化可能なＡ／Ｄ変換器に関するものである。
／Ｄ変換器に関し、さらに詳しくは集積注入論理回路（
Ｉｎｔｅｇｒａｔｅｄ ＩｎｊｅｃｔｉｏｎＬｏｇｉ
ｃ以下Ｉ２Ｌと略記する）のす以下全２Ｌ用いた、ＩＣ
化可能なＡ／Ｄ変換器に関するものである。
（２）従来技術
■２して構成したリング発振器（例えば第１図のＲＯ８
ＣＯ〜２）はインジェクタ端子（第１図のＩＮＪＱ〜２
）に供給する電流■と発振周波数ｆが比例する特性（第
２図ａ）を有している。
ＣＯ〜２）はインジェクタ端子（第１図のＩＮＪＱ〜２
）に供給する電流■と発振周波数ｆが比例する特性（第
２図ａ）を有している。
この特性を利用すると、従来の積分形Ａ／Ｄ変換器で必
要とされた積分コンデンサ等の外付部品が不要となり、
完全なＩＣ化Ａ／Ｄ変換器を実現することができる。
要とされた積分コンデンサ等の外付部品が不要となり、
完全なＩＣ化Ａ／Ｄ変換器を実現することができる。
第１図はリング発振器を利用した一般的なＡ／Ｄ変換回
路である。
路である。
インジェクタ端子ＩＮＪＱ〜２に入力電流■０〜■２を
供給し各リング発振器ＲＯ８ＣＯ〜２の出力端子ＦＯ〜
Ｆ２に出力される発振パルスをカウンタＣＮＴＯ〜２に
入力し、一定時間Ｔのパルス数ＮＯ〜Ｎ２を計数する。
供給し各リング発振器ＲＯ８ＣＯ〜２の出力端子ＦＯ〜
Ｆ２に出力される発振パルスをカウンタＣＮＴＯ〜２に
入力し、一定時間Ｔのパルス数ＮＯ〜Ｎ２を計数する。
このときＦＯ〜Ｆ２の発振パルスの周波数をｆＯ〜ｆ２
とすると、次式が成り立つ。
とすると、次式が成り立つ。
ｆ・−α■・（ｉ−０〜２） 、 （１
）１ Ｎｉ＝ｆｉＴ＝αＴ・１ｌ（ｉ＝ｏ〜２） （２）
したがってアナログ入力電流Ｉｉはディジタルカウンタ
値Ｎｉに変換される。
）１ Ｎｉ＝ｆｉＴ＝αＴ・１ｌ（ｉ＝ｏ〜２） （２）
したがってアナログ入力電流Ｉｉはディジタルカウンタ
値Ｎｉに変換される。
第１図においてＩＮＪＯに基準電流ＩＯを、ＩＮＪＩに
入力電流■１を供給して同時にカウンタＣＮＴＯ，ＣＮ
Ｔｌ、をスタートさせ、一定時間Ｔ後にストップさせる
と、カウンタの値ＮＯ，Ｎｌに対し次式が成り立ち、■
１はディジタル値に変換される。
入力電流■１を供給して同時にカウンタＣＮＴＯ，ＣＮ
Ｔｌ、をスタートさせ、一定時間Ｔ後にストップさせる
と、カウンタの値ＮＯ，Ｎｌに対し次式が成り立ち、■
１はディジタル値に変換される。
ＮＯ＝αＴ・■０、Ｎ１−αＴ・■１
■０は基準量であり、ＮＯは例えばカウンタのフルカウ
ント値２ｎとすれば、複雑な除算は不要となる。
ント値２ｎとすれば、複雑な除算は不要となる。
第２図ａに示すように■２Ｌのリング発振器は発振出力
とインジェクタ電流の比例する範囲がかぎられておりこ
の方式によるＡ／Ｄ変換ではカウンタの全ビットが有効
に働いていないのが欠点である。
とインジェクタ電流の比例する範囲がかぎられておりこ
の方式によるＡ／Ｄ変換ではカウンタの全ビットが有効
に働いていないのが欠点である。
例えば比例関係が保たれているインジェクタ電流の最大
値をＩＭＡＸ、最小値をＩＭＩＮとし、その比ｒを、ｒ
＝ＩＭＩＮ／ＩＭＡＸとすると、カウンタ値の最大ＮＭ
ＡＸ、最小ＮＭＩＮもこれに対応し ＮＭＩＮ／ＮＭＡＸ−ｒ （４）となり、例
えばカウンタのフルカウント値２ｎに対しｒ・２ｎ以上
の値だけがＡ／Ｄ変換に寄萼しているだけと（・うこと
になる。
値をＩＭＡＸ、最小値をＩＭＩＮとし、その比ｒを、ｒ
＝ＩＭＩＮ／ＩＭＡＸとすると、カウンタ値の最大ＮＭ
ＡＸ、最小ＮＭＩＮもこれに対応し ＮＭＩＮ／ＮＭＡＸ−ｒ （４）となり、例
えばカウンタのフルカウント値２ｎに対しｒ・２ｎ以上
の値だけがＡ／Ｄ変換に寄萼しているだけと（・うこと
になる。
つぎに入力情報量がインジェクタ電流そのものでなく、
これとリニアな関係にある、第２図すの電圧Ｖである場
合、リング発振器の発振周波数と電圧Ｖの関係は同図Ｃ
となり、 ｆ＝βＶ十γ （５） で表わされる。
これとリニアな関係にある、第２図すの電圧Ｖである場
合、リング発振器の発振周波数と電圧Ｖの関係は同図Ｃ
となり、 ｆ＝βＶ十γ （５） で表わされる。
このとき入力電圧ｖ２をＡ／Ｄ変換するには、パラメー
タβ、γを消去するため、二つの基準電圧ｖｇ、ｖｌが
必要になる。
タβ、γを消去するため、二つの基準電圧ｖｇ、ｖｌが
必要になる。
第１図において、三つのカウンタＣＮＴＯ〜２を同時に
動作させたとき、そのカウント値ＮＯ〜Ｎ２は、Ｎ１−
ｆｉ−Ｔ（βｖｉ十γ）Ｔ（ｉ＝０〜２）（６）となる
ので が成り立ち、アナログ入力電圧ｖ２は二つの基準電圧ｖ
ｏ、ｖｉによってＡ／Ｄ変換されることになる。
動作させたとき、そのカウント値ＮＯ〜Ｎ２は、Ｎ１−
ｆｉ−Ｔ（βｖｉ十γ）Ｔ（ｉ＝０〜２）（６）となる
ので が成り立ち、アナログ入力電圧ｖ２は二つの基準電圧ｖ
ｏ、ｖｉによってＡ／Ｄ変換されることになる。
この方式ではカウンタがあらたに必要となること、（７
）式で示される減算、除算が必要であること等が、ＩＣ
化や変換速度の高速化に対する欠点となる。
）式で示される減算、除算が必要であること等が、ＩＣ
化や変換速度の高速化に対する欠点となる。
（３）発明の目的
本発明の目的は上記の問題を解決−１■２Ｌのリング発
振器を用いたＡ／Ｄ変換において、所要のカウンタを削
減し、かつ入力アナログ量のデイジタル変換値を得るた
めの補助的な演算処理および処理時間を簡単かつ短縮し
、ＩＣ化に適した高性能なＡ／Ｄ変換器を提供すること
にある。
振器を用いたＡ／Ｄ変換において、所要のカウンタを削
減し、かつ入力アナログ量のデイジタル変換値を得るた
めの補助的な演算処理および処理時間を簡単かつ短縮し
、ＩＣ化に適した高性能なＡ／Ｄ変換器を提供すること
にある。
（４）発明の総括説明
上記の目的を達成するため、本発明では二つの１２Ｌ
リング発振器の発振パルスの差を出力する回路を設け、
この出力でカウンタを動作させＡ／Ｄ変換を行なう。
リング発振器の発振パルスの差を出力する回路を設け、
この出力でカウンタを動作させＡ／Ｄ変換を行なう。
この方式により（方式に示されるカウンタ値の減算、除
算が不要となり、かつカウンタを削減することができる
。
算が不要となり、かつカウンタを削減することができる
。
（５）実施例
以下、本発明を実施例を参照して詳細に説明する。
第３図は本発明によるＡ／Ｄ変換器の回路ブロック図で
ある。
ある。
回路１０はアナログ入力端子ＡＯ〜Ａ２に入力されるア
ナログ量を電流１０〜■２に変換し、リング発振器ＲＯ
Ｓ ＣＯ〜２のインジェクタ電流としてＩＮＪＱ〜２に
供給する回路である。
ナログ量を電流１０〜■２に変換し、リング発振器ＲＯ
Ｓ ＣＯ〜２のインジェクタ電流としてＩＮＪＱ〜２に
供給する回路である。
回路１１は二つの入力パルスの差を出力する回路であり
、ＦＯ，Ｆ１端子に出力されるリング発振器の発振パル
スの差がＷＯに、Ｆ２゜Ｆ１端子に出力されるパルスの
差がＷｌに出て、それぞれカウンタＣＮＴＯ，ＣＮＴｌ
を駆動する。
、ＦＯ，Ｆ１端子に出力されるリング発振器の発振パル
スの差がＷＯに、Ｆ２゜Ｆ１端子に出力されるパルスの
差がＷｌに出て、それぞれカウンタＣＮＴＯ，ＣＮＴｌ
を駆動する。
回路１１の二つの入力パルスφ、ψの周波数をｆφ、ｆ
ψとすると、出力されるパルスωの周波数ｆ（、、は、
。
ψとすると、出力されるパルスωの周波数ｆ（、、は、
。
ｆ、＝ｆφ〜ｆψ （８）
で表わされる。
℃・ま、Ａｎ、ＡＩに基準電圧■０゜Ｖｌを、Ａ２に入
力電圧Ｖ２を入力し、回路１０により、 Ｉ １＝ａＶ ｉ十ｂ （９）（ａ、ｂ
は定数） （ｉ＝０〜２） と変換されたとする。
力電圧Ｖ２を入力し、回路１０により、 Ｉ １＝ａＶ ｉ十ｂ （９）（ａ、ｂ
は定数） （ｉ＝０〜２） と変換されたとする。
リング発振器の発振周波数ｆ１〜ｆ２は、１１〜■２に
比例するから、電圧Ｖ１〜ｖ２に対し、 ｆ １＝ａ Ｉｉ−αａＶｉ ＋ａｂ ＝βＶ７＋ｒ
（１０）すなわち（５ｊ式が成り立つ。
比例するから、電圧Ｖ１〜ｖ２に対し、 ｆ １＝ａ Ｉｉ−αａＶｉ ＋ａｂ ＝βＶ７＋ｒ
（１０）すなわち（５ｊ式が成り立つ。
ｆＯとｆｌの差がＷＯに、ｆ２とｆｌの差がＷｌに出力
されるから、これらを一定時間ＴだけカウンタＣＮＴＯ
。
されるから、これらを一定時間ＴだけカウンタＣＮＴＯ
。
ＣＮＴｌで計数するとその値、ＮＯ，Ｎ１はＮ０＝（、
ｆＯ−、ｆｌ ）Ｔ＝β（ＶＯ−Ｖｌ ）ＴＯυ Ｎ１＝（ｆ２−ｆｌ）Ｔ＝β（Ｖ２−Ｖｌ ）Ｔ（１２
） となり、Ｖ２は次式でＡ／Ｄ変換される。
ｆＯ−、ｆｌ ）Ｔ＝β（ＶＯ−Ｖｌ ）ＴＯυ Ｎ１＝（ｆ２−ｆｌ）Ｔ＝β（Ｖ２−Ｖｌ ）Ｔ（１２
） となり、Ｖ２は次式でＡ／Ｄ変換される。
ここで、ＮＯが２ｎ（例えばＣＮＴＱのフルカウント値
）になる時間をカウント時間Ｔに選べば、となるので、
複雑な除算は不要である。
）になる時間をカウント時間Ｔに選べば、となるので、
複雑な除算は不要である。
しかも、ＶＯ，Ｖｌをそれぞれ入力電圧範囲の最大値、
最小値となるように設定しておけば、Ｎ１をそのまま入
力電圧のＡ／Ｄ変換値に対応させることができる。
最小値となるように設定しておけば、Ｎ１をそのまま入
力電圧のＡ／Ｄ変換値に対応させることができる。
すなわちが成り立ち、Ｖｉｎは規格化された入力電圧値
である。
である。
第４図は、複数個のアナログ入力から、所定の入力をマ
ルチプレクサＭＵＸＯ，ＭＵＸＩで選択し、Ａ／Ｄ変換
を行なう回路のブロック図である。
ルチプレクサＭＵＸＯ，ＭＵＸＩで選択し、Ａ／Ｄ変換
を行なう回路のブロック図である。
例えばＡＯ〜Ａ３に基準電圧を、ＢＯ〜Ｂ３にＡ／Ｄ変
換すべき入力電圧を供給し、マルチプレクサＭＵＸＯ，
ＭＵＸＩで、二つの基準電圧によるリング発振器の発振
出力を選択して、ＸＱ。
換すべき入力電圧を供給し、マルチプレクサＭＵＸＯ，
ＭＵＸＩで、二つの基準電圧によるリング発振器の発振
出力を選択して、ＸＱ。
Ｘｌに、所定の入力電圧による発振出力を選択して、Ｎ
２に鳥えると、回路１１およびカウンタＣＮＴＱ、ＣＮ
Ｔｉにより、第３図の回路と同様に（１３）あるいは（
１４）式によるＡ／Ｄ変換が行なわれる。
２に鳥えると、回路１１およびカウンタＣＮＴＱ、ＣＮ
Ｔｉにより、第３図の回路と同様に（１３）あるいは（
１４）式によるＡ／Ｄ変換が行なわれる。
■２Ｌ リング発振器は所要面積が小さく、複数個並べ
てもＩＣ化に不利とはなり得ない。
てもＩＣ化に不利とはなり得ない。
第５図は第３図あるいは第４図のＡ／Ｄ変換器における
回路１０をオペアンプ１２を用いて具体化した実施例で
ある。
回路１０をオペアンプ１２を用いて具体化した実施例で
ある。
Ｑ端子は１２ＬＩ、ｌングオシレータのインジェクタ端
子に接続され、その電圧・Ｖ ｉｎｊはインジェクタ電
流■ｉｎｊによらずほぼ一定である。
子に接続され、その電圧・Ｖ ｉｎｊはインジェクタ電
流■ｉｎｊによらずほぼ一定である。
したがってトランジスタ１３０ベース・エミッタ電圧を
ＶＢＥ とし、Ｐ端子の入力電圧をＶｉｎとすると、 となり、Ｖｉｎ は（９）式に対応した形で■ｉｎｊに
変換される。
ＶＢＥ とし、Ｐ端子の入力電圧をＶｉｎとすると、 となり、Ｖｉｎ は（９）式に対応した形で■ｉｎｊに
変換される。
第６図はカレントミラー回路を用いて第３図、第４図の
回路１０を具体化した実施例である。
回路１０を具体化した実施例である。
入力電圧をＶｉｎ、トランジスタ１４０ペース・エミッ
タ電圧なりＢＥとすると、Ｑ端子から流れ出す電流■ｉ
ｎｊは で与えられ、Ｑ端子の電圧には依存しない電流値が得ら
れる。
タ電圧なりＢＥとすると、Ｑ端子から流れ出す電流■ｉ
ｎｊは で与えられ、Ｑ端子の電圧には依存しない電流値が得ら
れる。
第５図、第６図の回路ともＩＣ化は容易に実現でき、■
２Ｌとのチップ上の共存も可能である。
２Ｌとのチップ上の共存も可能である。
第７図は第３図および第４図における回路１１すなわち
、二つの入力パルスφ、ψのパルス差ヲ出力する回路の
一ブロック図である。
、二つの入力パルスφ、ψのパルス差ヲ出力する回路の
一ブロック図である。
出力パルスωの一定時間Ｔのパルス数ｐ（ｌ、は、φ、
ψのそれをそれぞれｐφ、ｐψとすると、 ｐω″″ｐφ−ｐψ （１８）となる。
ψのそれをそれぞれｐφ、ｐψとすると、 ｐω″″ｐφ−ｐψ （１８）となる。
ここでφ、ψの周波数をｆφ、ｆψとすれば
ｐｃｏ＝Ｃｆφｆψ）Ｔ （１９１であり、ω
の平均周波数ｆ（１）は となる。
の平均周波数ｆ（１）は となる。
この例では、ｆφ〉ｆψとする。回路１５は、φでψを
サンプリングし、ψのパルスの有無を検出し、回路１６
では、ψのパルスが検出されたとき、φのパルスを消去
する。
サンプリングし、ψのパルスの有無を検出し、回路１６
では、ψのパルスが検出されたとき、φのパルスを消去
する。
ｆφ〉ｆψ１であるから、φの〜サイクルにψは多くて
も一パルス検出されるか否かであり、−パルス検出すし
た場合は、φの一パルス分を消去してやれば所期の動作
が行なえる。
も一パルス検出されるか否かであり、−パルス検出すし
た場合は、φの一パルス分を消去してやれば所期の動作
が行なえる。
具体的には、第８図に示すよ５Ｋ、回路１５はパルスφ
の立下がりごとに、パルスφの一つ前の立下がりから現
在のパルスφの立下がりまでの間にパルスψの立上がり
があったか否かを検出し、この立上がりが検出されたと
き（サイクル’ｒｏ、 ＴＩ＋ Ｔ３ｔ Ｔ４）に、パ
ルスφの次の立下がりまでの期間Ｔ１．Ｔ２．Ｔ４．Ｔ
５だけ消去信号を低レベルにする。
の立下がりごとに、パルスφの一つ前の立下がりから現
在のパルスφの立下がりまでの間にパルスψの立上がり
があったか否かを検出し、この立上がりが検出されたと
き（サイクル’ｒｏ、 ＴＩ＋ Ｔ３ｔ Ｔ４）に、パ
ルスφの次の立下がりまでの期間Ｔ１．Ｔ２．Ｔ４．Ｔ
５だけ消去信号を低レベルにする。
回路１６は、この低レベルの信号が入力されている期間
に入力されるパルスφ、φ２．φ３．φ５．φ６を遮断
する。
に入力されるパルスφ、φ２．φ３．φ５．φ６を遮断
する。
パルスψの立上がりが検出されなかったときＴ２．Ｔ５
には、パルスφの次の立下がりまでの期間Ｔ３Ｔ６、消
去信号Ｃを高レベルにする。
には、パルスφの次の立下がりまでの期間Ｔ３Ｔ６、消
去信号Ｃを高レベルにする。
回路１６はこの高レベルの信号が入力されて℃・る間に
入力されるパルスφ、φ１．φ４．φ７をそのまま通す
。
入力されるパルスφ、φ１．φ４．φ７をそのまま通す
。
こうして、パルスＷは式（２０）を満たす周波数を持つ
ことになる。
ことになる。
（６）まとめ
以上説明したごとく本発明によれば、Ｉ”Ｌ ＩＪング
発振器のインジェクタ電流と発振周波数が比例する特性
を利用したＡ／Ｄ変倹器において二つの発振パルスの差
を出力する回路を設け、この出力でカウンタを動作させ
ることにより、従来の方式で必要とされた一連のディジ
タル減算、除算を不要とし、かつＩＣにおいて占有面積
の比較的大きなカウンタを削減し、Ａ／Ｄ変換の演算処
理を簡単化し、および処理時間を短縮して完全な１チツ
グＡ／Ｄ変撲器を実現することが可能であり、その効果
は太きい。
発振器のインジェクタ電流と発振周波数が比例する特性
を利用したＡ／Ｄ変倹器において二つの発振パルスの差
を出力する回路を設け、この出力でカウンタを動作させ
ることにより、従来の方式で必要とされた一連のディジ
タル減算、除算を不要とし、かつＩＣにおいて占有面積
の比較的大きなカウンタを削減し、Ａ／Ｄ変換の演算処
理を簡単化し、および処理時間を短縮して完全な１チツ
グＡ／Ｄ変撲器を実現することが可能であり、その効果
は太きい。
第１図はＩ２Ｌのリング発振器を利用した一般的なＡ／
Ｄ変換回路を示す図、第２図はＩ２Ｌのインジェクタ電
流Ｉと発振周波数ｆが比例する特性ａ、Ａ／Ｄ変換器の
入力電圧Ｖとリング発振器のインジェクタ電流Ｉがリニ
アな場合すとこのときの入力電圧Ｖと発振周波数ｆの関
係Ｃを示す図、第３図は本発明のＡ／Ｄ変換器の回路ブ
ロックを示す図、第４図は複数個のアナログ入力を選択
してＡ／Ｄ変換する実施例の回路ブロックを示す図、第
５図、第６図は第３図あるいは第４図の回路１０を具体
化した実施例を示す図、第７図は第３図あるいは第４図
の二つのパルスのパルス差を出力する回路１１０回路ブ
ロック例を示す図である。 第８図は第７図の回路のタイムチャートを示す。
Ｄ変換回路を示す図、第２図はＩ２Ｌのインジェクタ電
流Ｉと発振周波数ｆが比例する特性ａ、Ａ／Ｄ変換器の
入力電圧Ｖとリング発振器のインジェクタ電流Ｉがリニ
アな場合すとこのときの入力電圧Ｖと発振周波数ｆの関
係Ｃを示す図、第３図は本発明のＡ／Ｄ変換器の回路ブ
ロックを示す図、第４図は複数個のアナログ入力を選択
してＡ／Ｄ変換する実施例の回路ブロックを示す図、第
５図、第６図は第３図あるいは第４図の回路１０を具体
化した実施例を示す図、第７図は第３図あるいは第４図
の二つのパルスのパルス差を出力する回路１１０回路ブ
ロック例を示す図である。 第８図は第７図の回路のタイムチャートを示す。
Claims (1)
- 【特許請求の範囲】 １ 人力信号レベルの変化に比例して発振パルス周波数
を変化させる第１ないし第３の発振回路であって、該第
１、第２の発振回路にはそれぞれ第１、第２の基準レベ
ルの信号が入力され、該第３の発振回路にはＡ／Ｄ変換
されるべきレベルの信号が入力されるものと、該第１、
該第２の発振回路の出力パルスが入力され、これらのパ
ルスの周波数の差の周波数のパルスを発生する第１の差
回路と、該第１の差回路の出力パルスを計数する第１の
カウンタと、該第２と第３の発振回路の出力パルスが入
力され、これらのパルスの周波数の差のパルスを発生ず
る第２の差回路と、該第２の差回路の出力パルスを計数
する第２０カウンタと、該第１０カウンタがフルカウン
トしたときの該第２のカウンタの計数値をＡ／Ｄ変換結
果として出力する手段とよりなるＡ／Ｄ変換器。 ２ 該第１から第３の発振回路はそれぞれ、入力される
電圧信号レベルの変化に比例して発振パルス周波数を変
化させる回路であって、該入力電圧信号を対応する大き
さの電流に変換する回路と、該電流の大きさに依存した
周波数で発振するリング発振器とからなる第１項のＡ／
Ｄ変換器。 ３ 該リング発振器は注入論理回路にて構成されている
第３項のＡ／Ｄ変換器。 ４ 人力信号レベルの変化に比例して発振パルス周波数
を変化させる第１ないし第３の発振回路であって、該第
１、第２の発振回路にはそれぞれ第１、第２の基準レベ
ルの信号が入力され、該第３の発振回路にはＡ／Ｄ変換
されるべきレベルの信号が入力されるものと、該第１、
該第２の発振回路の出力パルスが入力され、これらのパ
ルスの周波数の差の周波数のパルスを発生する第１の差
回路と、該第１の差回路の出力パルスを所定の期間計数
する第１のカウンタと、該第２と第３の発振回路の出力
パルスが入力され、これらのパルスの周波数の差のパル
スを発生する第２の差回路と、該第２の差回路の出力パ
ルスを所定の期間計数する第２のカウンタと、該第１、
第２の基準レベルを表わすデジタル値をそれぞれＶ。 、■とし、該第１、第２のカウンタの計数値をそれぞれ
Ｎｏ。 Ｎ、とするときＡ／Ｄ変換結果ｖ２を式 により算出して出力する手段とよりなるＡ／Ｄ変換器。 ５ 該第１から第３の発振回路はそれぞれ、入力される
電圧信号レベルの変化に比例して発振パルス周波数を変
化させる回路であって、該入力電圧信号を対応する大き
さの電流に変換する回路と、該電流の大きさに依存した
周波数で発振するリング発振器とからなる第４項のＡ／
Ｄ変換器。 ６ 該リング発振器は注入論理回路にて構成されている
第５項のＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11457277A JPS5816767B2 (ja) | 1977-09-26 | 1977-09-26 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11457277A JPS5816767B2 (ja) | 1977-09-26 | 1977-09-26 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5448149A JPS5448149A (en) | 1979-04-16 |
| JPS5816767B2 true JPS5816767B2 (ja) | 1983-04-02 |
Family
ID=14641177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11457277A Expired JPS5816767B2 (ja) | 1977-09-26 | 1977-09-26 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816767B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS561162U (ja) * | 1979-06-19 | 1981-01-08 | ||
| US9816872B2 (en) * | 2014-06-09 | 2017-11-14 | Qualcomm Incorporated | Low power low cost temperature sensor |
-
1977
- 1977-09-26 JP JP11457277A patent/JPS5816767B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5448149A (en) | 1979-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528673B2 (en) | Oscillator circuit and semiconductor device having oscillator circuit | |
| Van de Plassche | A sigma-delta modulator as an A/D converter | |
| JPS5816767B2 (ja) | Ａ／ｄ変換器 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS5914739Y2 (ja) | 露出計におけるデジタル表示回路 | |
| US4542332A (en) | Precision current-source arrangement | |
| US4958159A (en) | Digital-to-analog converter | |
| JP2874453B2 (ja) | ワンショットマルチバイブレータ | |
| JPS5948429B2 (ja) | 演算回路 | |
| JPS60223226A (ja) | カメラ | |
| JPH044285Y2 (ja) | ||
| JP2519545Y2 (ja) | 縦続積分型ａ／ｄ変換器 | |
| JPH01126013A (ja) | デューティー・サイクル変換回路 | |
| JPH052274B2 (ja) | ||
| JPH01212016A (ja) | 集積が容易な低周波三角波発生器 | |
| JPH0382223A (ja) | Ａｄ変換器 | |
| JPS62128619A (ja) | デイジタル／アナログ変換器 | |
| JPS567519A (en) | Both-edge monostable circuit | |
| JPS63101722A (ja) | 温度検出回路 | |
| JPS59128825A (ja) | Ａ／ｄ変換器 | |
| JPS5823438U (ja) | 高精度周波数発生装置 | |
| GB1562363A (en) | Dividing voltage-frequency convertor | |
| JPS60191513A (ja) | デイジタル式積分回路 | |
| JPS63123227A (ja) | Ａ／ｄ変換器 | |
| Redfern | Pulse Modulation A/D Converter |