JPS59128825A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS59128825A JPS59128825A JP353683A JP353683A JPS59128825A JP S59128825 A JPS59128825 A JP S59128825A JP 353683 A JP353683 A JP 353683A JP 353683 A JP353683 A JP 353683A JP S59128825 A JPS59128825 A JP S59128825A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- rectangular wave
- inverting input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ａ／Ｄ変換器に関するものである。
従来のＡ／Ｄ変換器としては、第１図に示す回路が知ら
れている。演算増幅器１ｏの非反転入力端子がアースさ
れ、その反転入力端子が抵抗Ｒを介して基準電圧源Ｅに
接続されている。
れている。演算増幅器１ｏの非反転入力端子がアースさ
れ、その反転入力端子が抵抗Ｒを介して基準電圧源Ｅに
接続されている。
また、その反転入力端子と出方端子との間にコンデンサ
Ｃが接続され、このコンデンサＣと並列にスイッチング
回路Ｓが接続されている。更に、演算増幅器１ｏの出力
端子が比較器２ｏの非反転入力端子に接続され、比較器
の反転入力端子には被変換信号であるアナログ信号が印
加されるようになっている。
Ｃが接続され、このコンデンサＣと並列にスイッチング
回路Ｓが接続されている。更に、演算増幅器１ｏの出力
端子が比較器２ｏの非反転入力端子に接続され、比較器
の反転入力端子には被変換信号であるアナログ信号が印
加されるようになっている。
またスイッチング回路Ｓは、ＣＭＯＳ，ＦＥＴ等で構成
される回路であって、一定のオン。
される回路であって、一定のオン。
オフ時間でスイッチングするものである。
この従来のＡ／Ｄ変換器は、オン状態となっているスイ
ッチング回路Ｓをオフしたときから、コンデンサＣが充
電を開始するので、演算増幅器１０の出力電圧が次第に
低下して、その出ヵ信号のレベルがアナログ信号Ｖｉｎ
よりも高い間、比較器２０の出力信号ＶｏｕｔがＨであ
る。
ッチング回路Ｓをオフしたときから、コンデンサＣが充
電を開始するので、演算増幅器１０の出力電圧が次第に
低下して、その出ヵ信号のレベルがアナログ信号Ｖｉｎ
よりも高い間、比較器２０の出力信号ＶｏｕｔがＨであ
る。
一方、演算増幅器１０の出力信号がアナログ信号Ｖｉｎ
のレベルよりも低下したときに、比較器２０の出力信号
Ｖ ｏ ｕ ｔがＬになる。その後、所定時期にスイッ
チング回路Ｓがオンするので、コンデンサＣが放電され
る。これらの動作が繰り返される。そして、前記スイッ
ング回路Ｓをオフしたときから、出力信号ＶｏｕｔがＬ
になるまでの時間が、アナログ信号Ｖｉｎレベルに対応
するものである。したがって、この時間を利用してＡ／
Ｄ変換することができる。
のレベルよりも低下したときに、比較器２０の出力信号
Ｖ ｏ ｕ ｔがＬになる。その後、所定時期にスイッ
チング回路Ｓがオンするので、コンデンサＣが放電され
る。これらの動作が繰り返される。そして、前記スイッ
ング回路Ｓをオフしたときから、出力信号ＶｏｕｔがＬ
になるまでの時間が、アナログ信号Ｖｉｎレベルに対応
するものである。したがって、この時間を利用してＡ／
Ｄ変換することができる。
しかし、上記の従来例にあっては、Ａ／Ｄ変換器全体の
回路が複雑になるという問題があるとともに、Ａ／Ｄ変
換の可能なアナログ信号の範囲が狭いという問題がある
。つまり、スイッチング回路Ｓ自体が複雑な構成を有し
ているので、これに応じてＡ／Ｄ変換器全体の構成も複
雑になる。また、上記従来例にあっては、電源電圧をフ
ルに使用できないので、Ａ／Ｄ変換の可能なアナログ信
号の範囲が狭い。すなわち、演算増幅器１０および比較
器２０の電源はプラス電源とマイナス電源とが必要であ
り、Ａ／Ｄ変換の可能なアナログ信号はＯｖよりマイナ
ス側飽和電圧までの範囲である。
回路が複雑になるという問題があるとともに、Ａ／Ｄ変
換の可能なアナログ信号の範囲が狭いという問題がある
。つまり、スイッチング回路Ｓ自体が複雑な構成を有し
ているので、これに応じてＡ／Ｄ変換器全体の構成も複
雑になる。また、上記従来例にあっては、電源電圧をフ
ルに使用できないので、Ａ／Ｄ変換の可能なアナログ信
号の範囲が狭い。すなわち、演算増幅器１０および比較
器２０の電源はプラス電源とマイナス電源とが必要であ
り、Ａ／Ｄ変換の可能なアナログ信号はＯｖよりマイナ
ス側飽和電圧までの範囲である。
本発明は、上記従来の問題点に着目してなされたもので
、Ａ／Ｄ変換器全体の回路を簡単にするとともに、Ａ／
Ｄ変換の可能なアナログ信号の範囲を広くすることがで
きるＡ／Ｄ変換器を提供することを目的とするものであ
る。
、Ａ／Ｄ変換器全体の回路を簡単にするとともに、Ａ／
Ｄ変換の可能なアナログ信号の範囲を広くすることがで
きるＡ／Ｄ変換器を提供することを目的とするものであ
る。
この目的を達成するために、本発明は、一定の周期で矩
形波を発生する矩形波発生回路と、基準電源と、非反転
入力端子に前記矩形波発生回路の出力信号を受け、反転
入力端子に前記基準電圧源の電圧を受ける演算増幅器と
、この比較器の反転入力端子とその出力端子との間に接
続されたコンデンサと、非反転入力端子に前記演算増幅
器の出力信号を受け、反転入力端子にアナログ信号を受
ける比較器とを有することを特徴とするものである。
形波を発生する矩形波発生回路と、基準電源と、非反転
入力端子に前記矩形波発生回路の出力信号を受け、反転
入力端子に前記基準電圧源の電圧を受ける演算増幅器と
、この比較器の反転入力端子とその出力端子との間に接
続されたコンデンサと、非反転入力端子に前記演算増幅
器の出力信号を受け、反転入力端子にアナログ信号を受
ける比較器とを有することを特徴とするものである。
以下、添付図面に示す実施例に基づいて本発明を詳述す
る。第２図は本発明の一実施例を示す回路図である。一
定の周期で矩形波（コントロール信号）を発生する矩形
波発生回路３０が設けられ、基準電圧源Ｅと、演算増幅
器１１とが設けられている。演算増幅器１１は、その非
反転入力端子に矩形波発生回路３０の出力信号を受け、
その反転入力端子に抵抗Ｒを介して基準電圧源Ｅの電圧
を受けるものである。また、コンデンサＣは、演算増幅
器１１の反転入力端子とその出力端子との間に接続され
ている。
る。第２図は本発明の一実施例を示す回路図である。一
定の周期で矩形波（コントロール信号）を発生する矩形
波発生回路３０が設けられ、基準電圧源Ｅと、演算増幅
器１１とが設けられている。演算増幅器１１は、その非
反転入力端子に矩形波発生回路３０の出力信号を受け、
その反転入力端子に抵抗Ｒを介して基準電圧源Ｅの電圧
を受けるものである。また、コンデンサＣは、演算増幅
器１１の反転入力端子とその出力端子との間に接続され
ている。
一方、比較器２１が設けられ、この比較器２１は、その
非反転入力端子に演算増幅器１１の出力信号を受け、そ
の反転入力端子に被変換信号としてのアナログ信号を受
けるものである。
非反転入力端子に演算増幅器１１の出力信号を受け、そ
の反転入力端子に被変換信号としてのアナログ信号を受
けるものである。
この他、クロック源４０と、比較器２１の出力信号とク
ロック源４０の出力パルスを受けるアンドゲート５０と
、カウンタ６０とが設けられている。このカウンタ６０
は、アンドゲート５０の出力パルスをカウントし、リセ
ット端子に矩形波発生回路３０の矩形波を受けるもので
ある。また、抵抗Ｒ１及び電源Ｅ１は、プラス電圧（Ｖ
＋）を安定化する回路である。
ロック源４０の出力パルスを受けるアンドゲート５０と
、カウンタ６０とが設けられている。このカウンタ６０
は、アンドゲート５０の出力パルスをカウントし、リセ
ット端子に矩形波発生回路３０の矩形波を受けるもので
ある。また、抵抗Ｒ１及び電源Ｅ１は、プラス電圧（Ｖ
＋）を安定化する回路である。
次に、上記実施例の動作について説明する。
第３図は、上記実施例のタイムチャートであり、このタ
イムチャートを参照して動作説明を行なう。矩形波発生
回路３０は、時刻ＴＩからＴ３までの間はロー電圧ＶＬ
であり、時刻Ｔ３からＴＩまでの間がハイ電圧ＶＨであ
る矩形波を出力する。今、矩形波発生回路３０がハイ電
圧ＶＨを出力しており、コンデンサＣの電荷が放電され
ていたとする（時刻Ｔ１の直前）。このときには、基準
電圧Ｅよりもハイ電圧Ｖ Ｈが高いので、演算増幅器１
１の出力電圧は、プラス電源電圧（■＋）になっている
。
イムチャートを参照して動作説明を行なう。矩形波発生
回路３０は、時刻ＴＩからＴ３までの間はロー電圧ＶＬ
であり、時刻Ｔ３からＴＩまでの間がハイ電圧ＶＨであ
る矩形波を出力する。今、矩形波発生回路３０がハイ電
圧ＶＨを出力しており、コンデンサＣの電荷が放電され
ていたとする（時刻Ｔ１の直前）。このときには、基準
電圧Ｅよりもハイ電圧Ｖ Ｈが高いので、演算増幅器１
１の出力電圧は、プラス電源電圧（■＋）になっている
。
次に、時刻Ｔ１になると、矩形波発生回路３０の出力電
圧がロー電圧ＶＬになり、これは、基準電圧Ｅよりも低
いので、演算増幅器１１の出力電圧が低下し、コンデン
サＣが充電され始める。したがって、演算細幅器１１の
出力電圧が次第に低下する。
圧がロー電圧ＶＬになり、これは、基準電圧Ｅよりも低
いので、演算増幅器１１の出力電圧が低下し、コンデン
サＣが充電され始める。したがって、演算細幅器１１の
出力電圧が次第に低下する。
そして、演算増幅器１１の出力電圧（比較器２１の非反
転入力端子電圧）が、被変換電圧であるアナログ電圧Ｖ
ｉ ｎより低くなる（時刻Ｔ２）と、比較器２１の出
力電圧がハイ電圧Ｈからロー電圧りに変化する。この時
刻Ｔ１からＴ２までの時間ＴがＡ／Ｄ変換器の変換時間
である。ここで、演算増幅器１１の出力電圧波形の下り
傾斜が一定であるので、変換時間Ｔはアナログ信号Ｖ
ｉ ｎと一定の関係にある。つまり被変換信号であるア
ナログ信号Ｖｉｎのレベルが高い程、変換時間Ｔが短く
なる。
転入力端子電圧）が、被変換電圧であるアナログ電圧Ｖ
ｉ ｎより低くなる（時刻Ｔ２）と、比較器２１の出
力電圧がハイ電圧Ｈからロー電圧りに変化する。この時
刻Ｔ１からＴ２までの時間ＴがＡ／Ｄ変換器の変換時間
である。ここで、演算増幅器１１の出力電圧波形の下り
傾斜が一定であるので、変換時間Ｔはアナログ信号Ｖ
ｉ ｎと一定の関係にある。つまり被変換信号であるア
ナログ信号Ｖｉｎのレベルが高い程、変換時間Ｔが短く
なる。
次に、上記変換時間Ｔを、その時間Ｔに応じてパルスに
置き代えて、そのパルスの数をバイナリ信号に変換すれ
ば、通常のＡ／Ｄ変換器として使用できる。つまり、演
算増幅器２１の出力電圧がハイ電圧Ｈである間に、クロ
ック源４０からアンドゲート５０を介して、カウンタ６
０に送っている。そして、カウンタ６０は、時刻Ｔ１か
らＴ２にかけて、その間に受けたクロックパルスをカウ
ントする。すなわち一時刻Ｔ１においてリセット信号が
なくなるので、カウント化膿になり、そのときから時刻
Ｔ２までアンドゲート５０からパルスを受けるので、結
局、時刻Ｔ１からＴ２までのパルスをカウントすること
になる。
置き代えて、そのパルスの数をバイナリ信号に変換すれ
ば、通常のＡ／Ｄ変換器として使用できる。つまり、演
算増幅器２１の出力電圧がハイ電圧Ｈである間に、クロ
ック源４０からアンドゲート５０を介して、カウンタ６
０に送っている。そして、カウンタ６０は、時刻Ｔ１か
らＴ２にかけて、その間に受けたクロックパルスをカウ
ントする。すなわち一時刻Ｔ１においてリセット信号が
なくなるので、カウント化膿になり、そのときから時刻
Ｔ２までアンドゲート５０からパルスを受けるので、結
局、時刻Ｔ１からＴ２までのパルスをカウントすること
になる。
第３図の演算増幅器１１の出力電圧波形を見れば明らか
なように、この矩形はプラス電圧すなわちプラス側飽和
電圧（■＋）からマイナス電圧すなわちマイナス側飽和
電圧（Ｖ−）まで変化する。よってＡ／Ｄ変換の可能な
アナログ信号の範囲が広くなり、また、演算増幅器１１
および比較器２１の電源はプラス電源のみで動作させる
こともできる。
なように、この矩形はプラス電圧すなわちプラス側飽和
電圧（■＋）からマイナス電圧すなわちマイナス側飽和
電圧（Ｖ−）まで変化する。よってＡ／Ｄ変換の可能な
アナログ信号の範囲が広くなり、また、演算増幅器１１
および比較器２１の電源はプラス電源のみで動作させる
こともできる。
また、演算増幅器１１の出力電圧波形の下り傾斜は１次
のようにして考られる。基準電圧Ｅからロー電圧ＶＬを
引いたものを、抵抗Ｒの値で割ったものが、コンデンサ
Ｃの充電電流であり、この充電電流と上記下り傾斜とが
比例する。
のようにして考られる。基準電圧Ｅからロー電圧ＶＬを
引いたものを、抵抗Ｒの値で割ったものが、コンデンサ
Ｃの充電電流であり、この充電電流と上記下り傾斜とが
比例する。
したがって、抵抗Ｒの値を一定とすれば、基準電圧Ｅが
ロー電圧ＶＬに近い程、その下り傾斜が緩やみになる。
ロー電圧ＶＬに近い程、その下り傾斜が緩やみになる。
一方、コンデンサＣの放電時間（演算増幅器１１の出力
電圧波形の立ち上がり）は、次のようにして考えられる
。ハイ電圧ＶＨから基準電圧Ｅを引いたものを、抵抗Ｒ
の値で割ったものが、コンデンサＣの最大放電電流であ
り、この最大放電電流と上記コンデンサＣの放電時間と
が比例する。したがって、抵抗Ｒの値を一定とすれば、
基準電圧Ｅがロー電圧ＶＬに近い程、前記立ち上り時間
が短くなる。
電圧波形の立ち上がり）は、次のようにして考えられる
。ハイ電圧ＶＨから基準電圧Ｅを引いたものを、抵抗Ｒ
の値で割ったものが、コンデンサＣの最大放電電流であ
り、この最大放電電流と上記コンデンサＣの放電時間と
が比例する。したがって、抵抗Ｒの値を一定とすれば、
基準電圧Ｅがロー電圧ＶＬに近い程、前記立ち上り時間
が短くなる。
尚、第３図において、演算増幅器１１の出力波 ４形
中、時刻Ｔ３の直前付近で波形が飽和しているのは、コ
ンデンサＣの充電が充分に行なわれたためである。また
、このように放電時間が短ければ、矩形波のハイ電圧時
間（時刻Ｔ３からＴ１までの時間）は、更に短くてもよ
い。
中、時刻Ｔ３の直前付近で波形が飽和しているのは、コ
ンデンサＣの充電が充分に行なわれたためである。また
、このように放電時間が短ければ、矩形波のハイ電圧時
間（時刻Ｔ３からＴ１までの時間）は、更に短くてもよ
い。
上記実施例において、アナログ電圧Ｖ ｉ ｎが高い程
、変換時間Ｔが短く、カウントするパルスの数も少ない
。しかし、いずれかの段階で信号を反転させてやれば、
アナログ電圧Ｖ ｉ ｎが高い程、変換時間Ｔが長くま
たカウントパルスの数が多くなる。
、変換時間Ｔが短く、カウントするパルスの数も少ない
。しかし、いずれかの段階で信号を反転させてやれば、
アナログ電圧Ｖ ｉ ｎが高い程、変換時間Ｔが長くま
たカウントパルスの数が多くなる。
上記のように本発明は、複雑なスイッチング回路Ｓを使
用する必要がなく、プラス電源のみで動作させることも
できるので、Ａ／Ｄ変換器全体の回路を簡単にすること
ができるとともに、電圧比較用のレンジとしてプラス電
圧からマイナス電圧まで充分広く使用できるので、Ａ／
Ｄ変換の可能なアナログ信号の範囲を広くすることがで
きるという効果を有する。
用する必要がなく、プラス電源のみで動作させることも
できるので、Ａ／Ｄ変換器全体の回路を簡単にすること
ができるとともに、電圧比較用のレンジとしてプラス電
圧からマイナス電圧まで充分広く使用できるので、Ａ／
Ｄ変換の可能なアナログ信号の範囲を広くすることがで
きるという効果を有する。
第１図は従来のＡ／Ｄ変換器の一例を示す回路図、第２
図は本発明の一実施例を示す回路図、第３図は上記実施
例のタイムチャートである。 １１・・・・・・演算増幅器、 ２１・・・・・比
較器、３０・・・・・・矩形波発生回路、４０・・・・
・クロック源、５０・・・・・・アンドゲート、 ６
０・・・・・・カウンタ、Ｅ・・・・・・基準電圧源、
Ｖ ｉ ｎ・・・・・被変換電圧としてのアナロ
グ電圧、 Ｔ・・・・・・変換時間。 第 １ 図 第 ２． 図
図は本発明の一実施例を示す回路図、第３図は上記実施
例のタイムチャートである。 １１・・・・・・演算増幅器、 ２１・・・・・比
較器、３０・・・・・・矩形波発生回路、４０・・・・
・クロック源、５０・・・・・・アンドゲート、 ６
０・・・・・・カウンタ、Ｅ・・・・・・基準電圧源、
Ｖ ｉ ｎ・・・・・被変換電圧としてのアナロ
グ電圧、 Ｔ・・・・・・変換時間。 第 １ 図 第 ２． 図
Claims (2)
- （１）一定の周期で矩形波を発生する矩形波発生回路と
、基準電圧源と、非反転入力端子に前記矩形波発生回路
の出力信号を受け、反転入力端子に前記基準電圧源の電
圧を受ける演算増幅器と、この演算増幅器の反転入力端
子とその出力端子との間に接続されたコンデンサと、前
記演算増幅器の出力信号とアナログ信号とを比較するた
めの比較器とを有することを特徴とするＡ／Ｄ変換器。 - （２）クロック源と、前記比較器の出力信号と前記クロ
ック源の出力パルスとを受けるアンドゲートと、このア
ンドゲートの出力パルスをカウントし、リセット端子に
前記矩形波発生回路の矩形波を受けるカウンタとを有す
ることを特徴とする特許 変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP353683A JPS59128825A (ja) | 1983-01-14 | 1983-01-14 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP353683A JPS59128825A (ja) | 1983-01-14 | 1983-01-14 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59128825A true JPS59128825A (ja) | 1984-07-25 |
Family
ID=11560117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP353683A Pending JPS59128825A (ja) | 1983-01-14 | 1983-01-14 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59128825A (ja) |
-
1983
- 1983-01-14 JP JP353683A patent/JPS59128825A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006502626A (ja) | パルス幅変調アナログデジタル変換 | |
| JPH0239133B2 (ja) | ||
| US5323156A (en) | Delta-sigma analog-to-digital converter | |
| JPS6351574B2 (ja) | ||
| GB1513583A (en) | Frequency modulator | |
| JPS59128825A (ja) | Ａ／ｄ変換器 | |
| CA1288138C (en) | Clock-controlled pulse width modulator | |
| US4847620A (en) | Clock-controlled voltage-to-frequency converter | |
| US20050012511A1 (en) | Analog signal measuring device and method | |
| JP2001160756A (ja) | アナログ・デジタル変換器 | |
| KR950006077Y1 (ko) | 전압/주파수 변환기 | |
| JPH0648434Y2 (ja) | 電圧―パルス幅変換器 | |
| JPH02307072A (ja) | 周波数判別回路 | |
| JPS62219818A (ja) | 電圧・パルス周期変換装置 | |
| JPS59202724A (ja) | アナログ・デイジタル変換器 | |
| SU1091334A1 (ru) | Преобразователь напр жени в интервал времени | |
| US20120139770A1 (en) | Current sensing circuit | |
| RU1772877C (ru) | Преобразователь напр жени с защитой от асимметрии | |
| JPS6161729B2 (ja) | ||
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| JPS595741A (ja) | デイジタル・アナログ変換器 | |
| JPH0427223Y2 (ja) | ||
| KR910008455B1 (ko) | 디지탈신호의 구간적분회로 | |
| SU1041984A1 (ru) | Преобразователь разности напр жений | |
| JPH0212752Y2 (ja) |