JPS5815749B2 - デジタル電子時計 - Google Patents

Description

【発明の詳細な説明】 本発明は、新規な表示修正方式を備えたデジタル電子時
計に関する。

従来液晶は、発光ダイオード等の表示部を有するデジタ
ル電子時計の時刻修正を含む表示の修正は、リューズ又
は押ボタン等の外部操作部材の選択的操作により、分取
上の桁を各々早送りにて修正し、しかるのち、帰零操作
部材を標準時計の正分信号に合せて操作することｌこよ
り、秒の桁を零にリセットすることにより行っていた。

しかし上記のごとき方法では、操作が複雑でありさらに
、標準時計の正分信号と、帰零操作部材の操作に時間的
差違を生じやすく、正確に合せ込むことは困難であった
。

本発明の目的は、上記のごとき複雑な操作を行うことな
く、短時間に表示修正を行うことが出来る修正方式を備
えたデジタル電子時計を提供するものである。

又本発明の他の目的は、外部操作部材による表示修正を
行う必要がなくなるため、表示修正用外部操作部材を装
備しないデジタル電子時計を提供するものである。

以下図面に従って本発明に於る一実施例を説明する。

第１図は、本発明に於る。

修正用の第１デジタル電子時計と、被修正用の第２デジ
タル電子時計の回路構成を示すブロック図であり、第２
図は第１図の各部の信号波形を示すタイムチャートであ
る。

以下本発明の詳細な説明する。

第１図ζこ於いて１は、修正用の第１デジタル電子時計
、２は基準発振器であり、本実施例に於るその出力信号
ｆ１は、３２，７６８ＫＢｚの矩形彼である、３は前記
出力信号ｆ１より読出し信号Ｐｑ及び同期信号Ｐｓを作
るための分周器であり、本実施例に於いては、Ｐｑは、
１２８ Ｈｚ ｙ Ｐ ｓはＩＨｚの周期を有し、時間
巾の狭い、パルス信号である。

４は修正用計時カウンタであり、秒単位カウンタ４Ｓ、
分単位カラ２２４ｍ５時間率位カウンタ４ｈにより構成
されている。

５は前記修正用計時カウンタ４の内容を表示するための
表示部、６は、前記同期信号Ｐｓに同期してスタートし
、前記読出し信号ｐｑにより、その出力端子ｑ１〜ｑ１
Ｂに、各々読出し信号ＰＱ１〜Ｐｑ１８を発生する読出
し信号発生器、１は前記読出し信号により１駆動される
出力選択ゲートであり、各々２つの入力端子を有する１
８個のＡＮＤゲートａ ｇ １〜ａ ｇ １８と、１８
の入力端子を有する１個のＯＲゲート０ｇ１により構成
されている。

尚本実施例に於いては、前記読出し信号発生器６と、出
力選択ゲートγは、前記修正用計時カウンタ４の内容を
、前記同期信号Ｐｓを、最初とする直列パルヌ列信号Ｐ
Ａとして読み出す読出し手段として用いられる。

８はフリップフロップ、９は同期信号Ｐｓ及び修正用計
時カウンタ４の内容信号ＰＡ（本実施例に於いては、時
、分、秒の時刻信号であり、以下時刻信号と記す。

）を、外部に伝達するための外部伝達手段として用いら
れる出力電極である。

以上が、前記修正用の第１デジタル電子時計１の回路構
成であり、次に、前記被修正用の第２デジタル電子時計
１０の構成を示す１０、は被修正用の第２デジタル電子
時計、１１は、前記出力電極９と対向して配置し、前記
同期信号Ｐｓと、時刻信号ＰＡを検出するための、信号
検出手段として用いる検出電極、ＳＷ２は表示修正ヌイ
ツチ馬１３は前記検出電極１１により検出された信号を
増巾及び波型成型するための増巾器、１４は基準発振器
であり、本実施例に於るその出力信号Ｆ１は、３２．７
６８Ｋｆｉｚの矩形波である。

１５は前記信号Ｆ１よりＩＨｚの計時信号Ｆ３を作るた
めの分゛周器、１６は直列及び並列入力端子を有する被
修正用計時カウンタであり、秒単位カラシタ１６８１分
車位カウンタ１６ｍ１時間単位カウンク１６ｈにより構
成されている。

１γは、前記被修正用計時カウンタ１６の内容を表示す
るための表示部、１８はプリセット端子Ｐ−Ｒを有し、
前記基準発振器１４の出力信号Ｆ１より、書込み信号Ｐ
Ｑを作るための両分周器であり、該書込み信号ＰＱの周
波数は、前記修正用の第１デジタル電子時計１に於る読
出し信号Ｐｑと等しい１２８Ｈｚである。

１９は、前記同期信号Ｐｓに同期してスタートし、前記
書込み信号ＰＱにより、出力端子Ｑ１〜Ｑ１８に各々書
込み信号ＰＱ１〜ＰＱ１８を発生する書込み信号発生器
、２０は前記書込み信号ＰＱにより１駆動される入力選
択ゲートであり、各々２つの入力端子を有する１８個の
ＡＮＤゲートＡＧ１〜ＡＧ１８により構成されている。

尚本実施例に於いては、前記書込み信号発生器１９と、
入力選択ゲート２０は、前記修正用の第１デジタル電子
時計１の修正用計時カウンタ４の内容を、前記被修正用
計時カウンタ１６に書込む書込み手段に用いられる。

すなわち、被修正用の第２デジタル電子時計１０の表示
を、前記修正用の第１デジタル電子時計１と同じ表示内
容に修正する修正手段である。

２１は、動作記憶用のフリップフロップ、２２は、リセ
ットパルヌを発生するリセット回路であり、フリップフ
ロップ２３と、２個のＡＮＤゲートＡＧ２０．ＡＧ２１
により構成される。

またＡＧ２２はＡＮＤゲートで２４は、インバーターで
ある。

次に上記構に於る本発明の実施例を示す修正用の第１デ
ジタル電子時計１と、被修正用の第２デジタル電子時計
１０による時刻修正動作を、図面に従って説明する。

まず修正用の第１デジタル電子時計１に於る、同期信号
Ｐｓと、時刻信号ＰＡとの発生動作を説明する。

基準発振器２の出力信号ｆ１は、分周器３により、同期
信号Ｐｓとなり前記修正用針時計カウンタ４を駆動して
計時を行い、該修正用計時カウンタ４を構成する各単位
カウンタ４８．４ｍ。

４ｈの並列出力は、表示部５を駆動して、時刻表示を行
う。

さらに前記同期信号Ｐｓは、ＯＲゲート０ｇ２を通過す
るとともに、前記フリップフロップ８の入力端子Ｓａを
セットして、出力端子ＱａをＩ １１にセットする。

しかるに該出力端子Ｑａにより前記読出し信号発生器６
は、ゲート端子Ｇ１をセットしてスタートする。

すなわち、前記読出し信号発生器６の動作は、同期信号
Ｐｓにより、ゲート端子Ｇ１がセットされると、クロッ
ク端子Ｃ１への前記分周器３より生ずる読出し信号ｐｑ
により、その出力端子ｑ１〜ｑ１８に順次読出し信号Ｐ
ｑｌ〜Ｐｑ１８を発生し、ｑ１８の出力信号にてＥ１端
子に生ずる終了信号ＰＥ１により、前記フリップフロッ
プ８のリセット端子Ｒａを、リセットし出力端子Ｑａを
０″に反転させることにより、前記読出し信号発生器６
は、ゲート端子Ｇ１ラリセットして１回の動作を終了し
再び前記同期信号Ｐｓにて、フリップフロップ８のＳａ
端子がセットされる迄待機する。

しかるに前記出力選択ゲートγを構成する各ＡＮＤゲー
トａｇ１〜ａｇ１８はそれぞれ番号の対応した、前記読
出し信号発生器６の出力端子及び前記修正用計時カウン
タ４の出力端子に接続されている。

すなわち、ＡＮＤゲートａｇ１の一方の入力端子は読出
し信号発生器６の出力端子ｑ１に接続され、他方の入力
端子は前記修正用計時カウンタ４の出力端子０１に接続
されており、ＡＮＤゲートａｇ１８の２つの入力端子は
、それぞれ読出し信号発生器６の出力端子ｑ１８及び修
正用計時カウンタ４の出力端子０１Ｂに接続されている
。

したがって前記読出し信号発生器６の動作により出力端
子ｑ１が読出し信号ｐｑ□により指定されさらにＡＮＤ
ゲートａｇ１の他の入力、すなわち前記修正用計時カウ
ンタ４の出力端子０、が、”■・のレベルであれば、前
記読出し信号ｐｑ、は、ＡＮＤゲートａｇｌを通過しざ
らにＯＲゲート０ｇ１０ｇ２を通過してＡ点に、時刻信
号ＰＡ１を生ずるしかし前記修正用計時カウンタ４の出
力端子０１が、・０・レベルであれば、ＰｑｌはＡＮＤ
ゲートａｇ１によって阻止され、Ａ点にＰＡｌを生じな
Ｇ゛同様読出し信号発生器６が、出力端子ｑ２を訟出し
信号Ｐｑ２にて指定したとき、修正用計時カウンタ４の
出力端子０２がｆｌｌｆｆ＋レベルであれハ、Ａ点に時
刻信号ＰＡ２を生じ″０°ルベルならＰＡ２を生じない
。

このようにして、読出し信号発生器６の動作により順次
修正用計時カウンタ４の各圧力端子０１〜０１８の内容
を、そのレベル差にＪり検出し第２図Ｔ６に示すように
、前記Ａ点に同ル信号Ｐｓを最初とする時刻信号ＰＡの
直列バルブ列信号を生ずる。

一例として第２図Ｔ１６に、１１時２６分３１秒に於る
時刻信号の直列バルブ列ＰＡを示す。

向上記時刻信号ＰＡの検出動作は、同期信号Ｐｓごとに
繰り返され、前記出力ヌイツチＳＷ１がＯＮになってい
る間は、前記出力電極９を通して外部へ伝達される。

向上起動作に於る各部のタイミングを第２図Ｔ１６Ｔ６
に示す。

まずＴ１は前記出力ヌイツチＳＷ１の動作であり、前記
修正用の第１デジタル電子時計１の外部操作によってセ
ットされた時間だけＯＮになる。

Ｔ２はフリップフロップ８の出力波形であり、同期信号
Ｐｓによりセットされ読出し信号発生器６の終了信号Ｐ
Ｅ１により、リセットされる。

Ｔ３は前記終了信号ＰＥ１．Ｔ４は前記同期信号Ｐｓ、
Ｔ５は読出し信号Ｐｑであり、前記同期信号Ｐｓにより
ヌタートする１８個のバルブである。

Ｔ６は前記Ａ点に生ずる出力信号であり、同期信号Ｐｓ
を最初とし、前記修正用計時カウンタ４の１”レベルの
出力端子に対応した時刻信号ＰＡの直列パルス列信号で
ある。

したがって前記出力電極９に生ずる同期信号Ｐｓと、時
刻信号ＰＡは前記被修正用の第２デジタル電子時計１０
の検出電極１１により検出され、それぞれＢ点及び６点
には第２図のＴ７．Ｔ８に示す信号ＰＢ及び信号ＰＣを
生ずる。

すなわちＢ点に於いては前記出力電極９と、検出電極１
１との容量結合により、前記同期信号Ｐｓ及び時刻信号
ＰＡを構成する各矩形波の立上り及び立下りに於るヒゲ
状の微分波形となる。

さらに６点に於いては、増巾器１３により、立上り方向
の信号だけが選択される。

以下被修正用の第２デジタル電子時計１０の６点に於る
信号Ｐｃに基づく、時刻修正動作を説明する。

まず通常のデジタル電子時計の動作として、前記基準発
振器１４の出力信号Ｆ１は、分周器１５によりＩＨｚの
計時信号Ｆ３となり、前記被修正用計時カウンタ１６を
駆動して計時を行い、該被修正用計時カウンタ１６の各
単位カウンタ１６ｓ。

１６ｍ、１６ｈの並列出力は、表示部１１を駆動して時
刻表示を行っている。

さらに前記フリップフロップ２１と、２３はリセットさ
れ、前記副分局器１８は、予め決められた値にプリセッ
トされており、書込み信号発生器１９は、リセット状態
にあるため入力選択ゲート２０を構成するＡＮＤゲート
ＡＧ１〜ＡＧ１８は、すべてＯＦＦ”になっている。

今、この状態に於いて、６点に前記信号ＰＣが順次到来
すると、まず同期信号Ｐｓは前記入力選択ゲート２υに
加えられるが、＠記ＡＮＤゲートＡＧ１〜ＡＧ１８は、
すべてＯＦＦ”になっているので、入力選択ゲート２０
は、何も出力信号を生じない。

さらに前記同期信号Ｐｓは、第２図Ｔ１０に示すごとく
フリップフロップ２１をセットして、出力端子Ｑｂを、
１″にする。

これによりＡＮＤゲートＡＧ２１とＡＧ２２はＯＮにな
り、前記両分周器１８はインバーター２４を介して、そ
のプリセット端子ＰＲが解除され、さらに書込み信号発
生器１９のゲート端子Ｇ２がセットされる。

したがって前記同期信号Ｐｓによるリセット回路２２の
動作は、下記のごとくなる。

まずフリップフロップ２３がリセットされているため出
力端子Ｑｃは”１”の状態にあり、その結果ＡＮＤケー
トＡＧ２０は、ＯＮしている。

したがって前記同期信号Ｐｓにより、フリップフロップ
２１を介してＡＮＤゲートＡＧ２１がＯＮになると、前
記基準発振器１４の出力信号Ｆ１が、ＡＮＤゲートＡＧ
２１とＡＧ２０を通過し、前記分周器１５と被修正用計
時カウンタ１６をリセットすると同時に、第２図Ｔ１１
に示すごとくフリップフロップ２３をセットし、出力端
子Ｑｃを”０″にしてＡＮＤゲートＡＧ２０をＯＦＦす
る。

したがって前記リセット回路２２は、前記同期信号ＰＳ
によりヌタートし、前記信号Ｆ１の１パルヌのみを第２
図Ｔ１２に示すリセット信号ＰＲとして発生し、前記分
周器１５と、被修正用計時カウンタ１６を瞬間的にリセ
ットする。

さらに前記信号Ｆ１は、ＡＮＤゲートＡＧ２２を通過し
て、前記両分周器１８により分周され、書込み信号ＰＱ
を生じ、前記書込み信号発生器１９の０２端子に加えら
れ、該書込み信号発生器１９の出力端子Ｑ１〜Ｑ１Ｂに
第２図Ｔ１０に示す書込み信号ＰＱを生ずる。

尚前記書込み信号ＰＱは、前記修正用の第１デジタル電
子時計１の読出し信号Ｐｑ（第２図Ｔ５に示す）と等し
い周波数を有し、前記両分周器１８のプリセット値によ
り第２図Ｔ１３に示すごとく遅延時間ｔを有している。

この遅延時間ｔは前記０点に到来する時刻信号Ｐｃと前
記書込み信号ＰＱとの位相を合せるためのものである。

したがって、書込み信号発生器１９の出力端子Ｑ１が書
込み信号ＰＱｔにより指定されると、入力選択ゲート２
０のＡＮＤゲー１−ＡＧｌだけが葛ＯＮになりこのとき
前記０点に時刻信号ＰＣ１が到来していると、この時刻
信号ＰＣ１はＡＮＤゲートＡＧ１を通過して、前記被修
正用計時カウンタ１６の入力端子１１に書込まれ、ＰＣ
ｌが到来していなければ何にも書込まれない。

さらにＰＱ２によりＱ２が指定されると、０点に於るＰ
Ｃ２の有無が１２に書込まれる。

同様にして順次書込みを行い、ｐＱ１８によるＰＣｌ３
の書込みが終ると、前記修正用の第１デジタル電子時計
１の修正用計時カウンタ４の内容が、被修正用の第２デ
ジタル電子時計１０の被修正用の計時カウンタ１６にそ
っくり書込まれたことになる。

そして前記書込み信号ＰＱ１８の終了と同時に、書込信
号発生器１９のＥ２端子より生ずる第２図Ｔ１４に示す
終了信号ＰＥ２により、前記フリップフロップ２１と２
３はリセットされ、１回の時刻修正動作を終了する。

なお、前記分周器１５は第２図Ｔ１５に示すごとく前記
同期信号ＰＳにより、リセットされてから１秒後に次の
計時信号Ｆ３を発生し以後正常な時計動作に復帰する。

さらに第２図Ｔ９に示すごとく前記表示修正スイッチＳ
Ｗ２が、ＯＦＦしている間は、同期信号ＰＳ（１秒周期
）ごとに上記の時刻修正動作が、繰返される。

したがって、時刻修正終了後は、前記表示修正スイッチ
ＳＷ２を、ＯＮに切替ることにより、前記修正用の第１
デジタル電子時計１よりの検出信号は、Ｂ点に於いて接
地され、時刻１°じ正動作は行われなくなる。

すなわち、表示修正スイッチＳＷ２は、被修正用の第２
デジタル電子時計１０が通常の時計動作を行っている時
の修正動作を禁止するための修正禁止手段である。

以上本発明に於ける修正用の第１デジタル電子時計１と
、被修正用の第２デジタル電子時計１０とによる、時刻
修正動作を説明したが、本実施例に於いて同期信号ＰＳ
と時刻信号ＰＡとの伝達手段として、一対の電極板によ
る容量結合力式を示したが、この外にも前記伝達手段と
してはコイルによるトランヌ結合方式、機械接点を用い
た直結方式、受光素子と、光学的信号を用いる方式等す
べての信号伝達方式を、本願は、含むものである。

父、前記読出し手段及び書込み手段として、シフト、レ
ジヌターを使用する方式も可能である。

さらに、本実施例に示した表示修正スイッチＳＷ２に磁
気応答スイッチを用いて、時刻修正時には外部よりマグ
ネットを用いて前記磁気応答スイッチを動作させる方式
を用いれば、修正用の外部装作部材を装備しない、デジ
タル電子時計を提供することも可能となる。

上記のごとく本発明に於る被修正用の第２デジタル電子
時計１０は、表示内容の修正を、行いたい時に前記表示
修正ヌイツチＳＷ２をセットし、さらに修正用の第１デ
ジタル電子時計１の所定の位置にセットすることにより
、瞬間的に表示修正を行うことが出来、しかも従来の時
刻修正方式に比して精度の高い時刻修正を行うことが出
来る。

したがって、時計販売店の店頭に本発明による修正用の
第１デジタル電子時計１を、設置しておけば、被修正用
の第２デジタル電子時計１０の時刻修正を含む表示修正
を販売時に、容易に行うことが出来るため、販売及び、
アフターチービヌヲ容易ならしめる効果を有する。

さらに前記修正用の第１デジタル電子時計１を、前記被
修正用の第２デジタル電子時計１０の製造ラインに設置
すれば前記ラインに於る省力化の効果が期待出来る。

さらに、表示修正の簡素化により、余分な外部操作部材
がいらなくなるため、信頼性の向上及び、デザイン的自
由度の増加等の多くの効果が期待出来る。

【図面の簡単な説明】

第１図は、本発明に於る修正用の第１デジル電子時計と
、被修正用の第２デジタル電子時計の回路構成を示すブ
ロック図、第２図は、第１図の各部の信号波型を示すタ
イムチャートである。 ・ １・・・・・・修正用の第１デジタル電子時計、２
・・・・・・基準発振器、４・・・・・・修正用計時カ
ウンタ、６・・・・・・読出し信号発生器、γ・・・・
・・出力選択ゲート、９・・・・・・出力電極、１０・
・・・・・被修正用の第２デジタル電子時計、１１・・
・・・・検出電極、１３・・・・・・増巾器、１４・・
・・・・基準発振器、１５・・・・・・分周器、１６・
・・・・・被修正用計時カウンタ、１８・・・・・・開
発周器、１９・・・・・・書込み信号発生器、２０・・
・・・・入力選択ゲート、２２・・・・・・リセット回
路。

Claims (1)

【特許請求の範囲】
1. １ 基準発振器、分周器、計時カウンタ、該計時カウン
   タの時刻情報を表示する表示装置を備え計時動作を行う
   デジタル電子時計に於いて、前記デジタル電子時計に外
   部より供給される時刻情報信号を検出する信号検出手段
   、該信号検出手段によって検出した時刻情報信号によっ
   てセントされる修正動作記憶回路、該修正動作記憶回路
   のセント信号によって制御され、時刻情報信号を書込む
   ための予め定められたパルス数よりなる書込信号を発生
   するとともに書込信号の終了時に終了信号を発生する書
   込信号発生回路及び前記分周器をリセットするためのリ
   セット信号を発生するリセ’、／ ｌ−回路、前記時刻
   情報信号を書込信号に従って計時カウンタに書込むため
   の書込回路を設け、前記時刻情報信号の検出時に修正動
   作記憶回路をセットして時刻情報の書込を行うとともｌ
   こ、前記書込信号発生回路より書込信号の終了時に発生
   される終了信号により修正動作記憶回路をリセットして
   計時動作に復帰することを特徴とするデジタル電子時計
   。