JPS58157184A - ホ−ル素子 - Google Patents
ホ−ル素子Info
- Publication number
- JPS58157184A JPS58157184A JP57039983A JP3998382A JPS58157184A JP S58157184 A JPS58157184 A JP S58157184A JP 57039983 A JP57039983 A JP 57039983A JP 3998382 A JP3998382 A JP 3998382A JP S58157184 A JPS58157184 A JP S58157184A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- lead wire
- substrate
- semiconductor thin
- partition walls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体薄膜を利用したホール素子に関し、
半導体薄膜に固定されるリード線が外部からの機械的応
力や熱により断線等を生じないようにしたものである。
半導体薄膜に固定されるリード線が外部からの機械的応
力や熱により断線等を生じないようにしたものである。
近年、ビデオテープレフーダやオーディオテープレコー
ダなどにおいて、ワウやフラッタに対しすぐれた特性を
有するダイレクトドライブモータが広く使用されはじめ
ている。このダイレクトドライブモータにおいてはホー
ル素子が極めて重要な役割を果しており、ホール素子に
よってモータの回転角を検出し、この検出値により回転
角や回転数を制御するため、従来のモータに比ベワウや
フラッタが格段に少なくなっている。
ダなどにおいて、ワウやフラッタに対しすぐれた特性を
有するダイレクトドライブモータが広く使用されはじめ
ている。このダイレクトドライブモータにおいてはホー
ル素子が極めて重要な役割を果しており、ホール素子に
よってモータの回転角を検出し、この検出値により回転
角や回転数を制御するため、従来のモータに比ベワウや
フラッタが格段に少なくなっている。
ところで、通常、ホール素子は、InSb 、 GaA
s 。
s 。
1nAs等の半導体薄膜を用い、この半導体薄膜上に外
部リード線をはんだ付けまたはICと同様のポンディン
グ等により接続して構成されるが、従来のホール素子は
、第1図に示すように、基板(1)上1こ十寒零状の半
導体°薄膜(2)が蒸着等により接着され、半導体薄膜
(2)の4個所の端部の各端子部(3a) 、 (3b
) 。
部リード線をはんだ付けまたはICと同様のポンディン
グ等により接続して構成されるが、従来のホール素子は
、第1図に示すように、基板(1)上1こ十寒零状の半
導体°薄膜(2)が蒸着等により接着され、半導体薄膜
(2)の4個所の端部の各端子部(3a) 、 (3b
) 。
(3C)、(3d)上に適当な方法でたとえば銅薄膜(
4a) 。
4a) 。
(4b) 、 (4C) 、 (4d)が蒸着され、各
銅薄膜(4a) 、 <4b)。
銅薄膜(4a) 、 <4b)。
(40、(4d)上でリード線(5)がはんた付けされ
ている。このようにして作られたホール素子はエポキシ
などで封止され、リード線(5)がはんだとエポキシと
で固定されることになる。なお、図中(6)ははんだ部
を示し、また、半導体薄膜(2)の4端子部(3a)−
(3d)のうち、対向する2個の端子部(aa)、(a
c)が電流入力端子、他の対向する2個の端子部(3b
) 。
ている。このようにして作られたホール素子はエポキシ
などで封止され、リード線(5)がはんだとエポキシと
で固定されることになる。なお、図中(6)ははんだ部
を示し、また、半導体薄膜(2)の4端子部(3a)−
(3d)のうち、対向する2個の端子部(aa)、(a
c)が電流入力端子、他の対向する2個の端子部(3b
) 。
(3d)がホール電圧の発生する出方端子である。
ここで、ホール素子を使用する場合において、当該ホー
ル素子に外部からの応力やプリント基板等への取り付け
の際のはんだ付けによる伝導熱が加わることは避けられ
ないことであるが、前記従来のホール素子によると、リ
ード線(5)がはんだとエポキシのみで固定されるため
、プリント基板への取り付けの際、リード線(5)のは
んだ部(6)が熱と応力、とくに引っ張り応力とにょシ
ゆるみ、リード線(5)が銅薄膜(4a)〜(4d)か
ら浮き上がったり傾いたりし、断線、接触不良を起こす
危険があり、信頼性に欠ける欠点がある。
ル素子に外部からの応力やプリント基板等への取り付け
の際のはんだ付けによる伝導熱が加わることは避けられ
ないことであるが、前記従来のホール素子によると、リ
ード線(5)がはんだとエポキシのみで固定されるため
、プリント基板への取り付けの際、リード線(5)のは
んだ部(6)が熱と応力、とくに引っ張り応力とにょシ
ゆるみ、リード線(5)が銅薄膜(4a)〜(4d)か
ら浮き上がったり傾いたりし、断線、接触不良を起こす
危険があり、信頼性に欠ける欠点がある。
この発明は、前記の点に留意してなされたものであり、
つぎにこの発明を、その1実施例を示した第2図以下の
図面とともに詳細に説明する。
つぎにこの発明を、その1実施例を示した第2図以下の
図面とともに詳細に説明する。
これらの図面において、(7)は基板、(8)は基板(
7)の上面に突設されそれぞれ基板(7)の4隅に位置
する4個の隔壁体であ夛、これら各隔壁体(8)により
基板(7)の上面に士瘤書状の隣が形成される。(9)
。
7)の上面に突設されそれぞれ基板(7)の4隅に位置
する4個の隔壁体であ夛、これら各隔壁体(8)により
基板(7)の上面に士瘤書状の隣が形成される。(9)
。
(fは隣り合う隔壁体(8)の向い合う面にそれぞれ形
成され前記溝の側壁となる隔壁であり、側隔壁(9)。
成され前記溝の側壁となる隔壁であり、側隔壁(9)。
(9y間に後述のリード線が挿入される。α1は基板(
7)の上面に上方に突出して設けられそれぞれ向い合う
側隔壁(9) 、 (9)’の中間に位置する丸ビン状
の凸部、aυは基板(7)の上面の各隔壁体(8)間の
溝に蒸着された十文字状の半導体薄膜であり、 In
Sb、GaAs、InAs等の薄膜からなり、半導体薄
膜(11)の4個所の端部にはそれぞれ端子部(12a
) 、(12b) 、(12C) 、(12d)が形成
されている。(13a)、(13b)、(13C)、(
13d)は各端子部(12す、(12b) 、(12C
) 、(12d)の上面に蒸着された銅―膜であり、前
記各凸部αQはそれぞれ各端子部(12a) 〜(12
d)および各銅薄膜(13a) −(13d)を介して
各銅薄膜(13a)〜(13d)の上面より突出されて
いる。α→はリード線、uQはリード線α→の− :1
端部に透設され前記凸部α1が挿入する電通孔、uQは
はんだ部であり、銅薄膜(13a)上には予めはんだが
載置され、リード線Qくの一端部を、その貫通孔α均に
凸部Q1を挿入させて側隔壁(9) t (9)’間に
挿入し、当該リード線a→を加熱することにより、はん
だがとけてリード線α荀が半導体薄膜αηの端子部(1
2a)に銅薄膜(13a)を介してはんだ付けされる。
7)の上面に上方に突出して設けられそれぞれ向い合う
側隔壁(9) 、 (9)’の中間に位置する丸ビン状
の凸部、aυは基板(7)の上面の各隔壁体(8)間の
溝に蒸着された十文字状の半導体薄膜であり、 In
Sb、GaAs、InAs等の薄膜からなり、半導体薄
膜(11)の4個所の端部にはそれぞれ端子部(12a
) 、(12b) 、(12C) 、(12d)が形成
されている。(13a)、(13b)、(13C)、(
13d)は各端子部(12す、(12b) 、(12C
) 、(12d)の上面に蒸着された銅―膜であり、前
記各凸部αQはそれぞれ各端子部(12a) 〜(12
d)および各銅薄膜(13a) −(13d)を介して
各銅薄膜(13a)〜(13d)の上面より突出されて
いる。α→はリード線、uQはリード線α→の− :1
端部に透設され前記凸部α1が挿入する電通孔、uQは
はんだ部であり、銅薄膜(13a)上には予めはんだが
載置され、リード線Qくの一端部を、その貫通孔α均に
凸部Q1を挿入させて側隔壁(9) t (9)’間に
挿入し、当該リード線a→を加熱することにより、はん
だがとけてリード線α荀が半導体薄膜αηの端子部(1
2a)に銅薄膜(13a)を介してはんだ付けされる。
なお、図示しないが、半導体薄膜αυの他の端子部(1
2b) 、 (12C) 、 (12d)においてもそ
れぞれ前記と同様にリード線a4がはんだ付けされ、さ
らに、この完成品がエポキシで固められる。
2b) 、 (12C) 、 (12d)においてもそ
れぞれ前記と同様にリード線a4がはんだ付けされ、さ
らに、この完成品がエポキシで固められる。
したがって、前記実施例によると、半導体薄膜αυの端
子部(12a)〜(12d)に接続されるリード線α荀
は、その両側が側隔壁(9) 、 (9yに挾まれてガ
イドされるとともに、一端部の貫通孔a時に凸部QOが
挿入されるため、機械的に堅固に基板(7)に固定され
ることになり、このリード線a4をはんだ付けし、エポ
キシで固めるため、リード線Q4に外部応力が加わって
も動きにくい構造にすることができ、プリント基板等へ
の取り付けの際に外部から熱が加わシ仮りにはんだ部α
Qがとけたとしても、リード線α→が機械的に堅固に固
定されているため、断線や便触不良になることはなく、
故障の確率を極めて小さくできるものである。
子部(12a)〜(12d)に接続されるリード線α荀
は、その両側が側隔壁(9) 、 (9yに挾まれてガ
イドされるとともに、一端部の貫通孔a時に凸部QOが
挿入されるため、機械的に堅固に基板(7)に固定され
ることになり、このリード線a4をはんだ付けし、エポ
キシで固めるため、リード線Q4に外部応力が加わって
も動きにくい構造にすることができ、プリント基板等へ
の取り付けの際に外部から熱が加わシ仮りにはんだ部α
Qがとけたとしても、リード線α→が機械的に堅固に固
定されているため、断線や便触不良になることはなく、
故障の確率を極めて小さくできるものである。
なお、前記実施例において、基板(7)をフェライトな
どで構成すれば、任意の形状にプレス成形できるため、
隔壁体(8)詣よび凸部α0の形成が容易となるもので
ある。
どで構成すれば、任意の形状にプレス成形できるため、
隔壁体(8)詣よび凸部α0の形成が容易となるもので
ある。
以上のように、この発明のホール素子によると、基板上
に半導体薄膜の各端子部より突出する凸部を設けるとと
もに、基板上に各端子部に固定されるリード線の両側を
ガイドする隔壁をそれぞれ形成し、リード線を隔壁間に
挿入するとともに、リード線の貫通孔に凸部を挿入し、
リード線をはんだ付けすることによシ、リード線を従来
に比し機械的に堅固に固定することができるため、外部
からの機械的応力や熱に対して断線、接触不良等を生じ
ることはな(、故障確傘を極めて小さくすることができ
、この発明は信頼性の高いホール素子を提供するもので
ある。
に半導体薄膜の各端子部より突出する凸部を設けるとと
もに、基板上に各端子部に固定されるリード線の両側を
ガイドする隔壁をそれぞれ形成し、リード線を隔壁間に
挿入するとともに、リード線の貫通孔に凸部を挿入し、
リード線をはんだ付けすることによシ、リード線を従来
に比し機械的に堅固に固定することができるため、外部
からの機械的応力や熱に対して断線、接触不良等を生じ
ることはな(、故障確傘を極めて小さくすることができ
、この発明は信頼性の高いホール素子を提供するもので
ある。
第1図(2)詔よび(b)は従来のホール素子の平面図
および正面図、第2図以下の図面はこの発明のホール素
子の1実施例を示し、第2図(a)および(b)は平面
図および正面図、第3図(λ)および(b)はリード線
の平面図および正面図である。 (7)・・・基板、(9) l (9y・・・隔壁、Q
ll・・・凸部、α力・・・半導体薄膜、(12m)
、(12b) 、(12C) 、(12d)・・・端子
部、Q4・・・リード線、(1・・・貫通孔。 代理人 弁理士 藤 1)龍 太 部
および正面図、第2図以下の図面はこの発明のホール素
子の1実施例を示し、第2図(a)および(b)は平面
図および正面図、第3図(λ)および(b)はリード線
の平面図および正面図である。 (7)・・・基板、(9) l (9y・・・隔壁、Q
ll・・・凸部、α力・・・半導体薄膜、(12m)
、(12b) 、(12C) 、(12d)・・・端子
部、Q4・・・リード線、(1・・・貫通孔。 代理人 弁理士 藤 1)龍 太 部
Claims (1)
- ■ 基板上に接着された半導体薄膜の各端子部にリード
線を固定して構成されたホール素子において、前記基板
上の前記各端子部の位置にそれぞれ前記半導体薄膜の上
面よシ突出する凸部を設けるとともに、前記基板上に前
記各端子部に固定されるリード線の両側をガイドする隔
壁をそれぞれ形成し、貫通孔を有するリード線を前記隔
壁間に挿入するとともに、前記凸部を前記貫通孔に挿入
し、当該リード線をはんだ付けしたことを特徴とするホ
ール素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57039983A JPS58157184A (ja) | 1982-03-12 | 1982-03-12 | ホ−ル素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57039983A JPS58157184A (ja) | 1982-03-12 | 1982-03-12 | ホ−ル素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58157184A true JPS58157184A (ja) | 1983-09-19 |
Family
ID=12568176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57039983A Pending JPS58157184A (ja) | 1982-03-12 | 1982-03-12 | ホ−ル素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58157184A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010172777A (ja) * | 2010-05-21 | 2010-08-12 | Sanyo Product Co Ltd | 遊技機の施錠装置 |
-
1982
- 1982-03-12 JP JP57039983A patent/JPS58157184A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010172777A (ja) * | 2010-05-21 | 2010-08-12 | Sanyo Product Co Ltd | 遊技機の施錠装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
US6617677B2 (en) | Electric or electronic component and method of manufacturing such a component | |
JP2002009217A (ja) | 樹脂封止型半導体装置 | |
JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPS58157184A (ja) | ホ−ル素子 | |
US20010020535A1 (en) | Circuit pack, multilayer printed wiring board, and device | |
JPH06177501A (ja) | メモリモジュール | |
JPH02134890A (ja) | 回路素子実装基板 | |
JPH06268086A (ja) | 半導体集積回路装置およびそれが装着されるプリント基板 | |
JPH0442937Y2 (ja) | ||
JPH0236262Y2 (ja) | ||
JP2574605Y2 (ja) | 複合半導体装置 | |
JPH0631723Y2 (ja) | 半導体装置 | |
JP2002359336A (ja) | 半導体装置 | |
JPS6366959A (ja) | 多重リ−ドフレ−ム | |
JP2000252414A (ja) | 半導体装置 | |
JPH043500Y2 (ja) | ||
JPH01198040A (ja) | 半導体素子の実装法 | |
JPH0241856Y2 (ja) | ||
JPS6032350A (ja) | 段重ねパッケ−ジ型半導体装置 | |
JP2001118949A (ja) | 半導体装置 | |
JPH05190745A (ja) | 電子部品搭載装置 | |
JPS6034269B2 (ja) | リ−ドフレ−ム素材の製造方法 | |
JPH0737631A (ja) | ハイブリッド集積回路用リード端子 |